【技术实现步骤摘要】
本申请涉及芯片的领域，尤其是涉及一种三维芯片及三维芯片检测方法。
技术介绍
1、随着芯片越来越复杂，芯片面积、良率和复杂工艺的矛盾难以调和。3d封装的研发，以实现将大的芯片拆解成若干小的芯片，并通过采用成熟工艺去生成不需要用到最先进工艺的小芯片，从而降低成本；再通过键合（fusion bonding、fusion bonding）技术把小芯片（芯粒、chiplet）组装成一颗大芯片。
2、由于三维芯片由若干芯粒组装而成，再经过封装工艺后出现短路、断路的概率相比于单一芯片要更高。进而在封装工艺后，需对三维芯片进行检测；并且，对三维芯片的检测过程中，需要将三维芯片中的芯粒全部覆盖。
技术实现思路
1、为了便于实现对三维芯片的检测，本申请提供一种三维芯片及三维芯片检测方法。
2、第一方面，本申请提供一种三维芯片，采用如下的技术方案：
3、一种三维芯片，包括若干键合的芯粒，还包括检测电路，所述检测电路分布于芯粒，至少两个所述芯粒的所述检测电路串联连接形成检测线路，所述检测线路在三维芯片的外侧引出检测端口。
4、通过采用上述技术方案，检测端口引至三维芯片的外侧，实现对位于三维芯片内部的芯粒的检测，以便于在三维芯片的检测过程中，实现将三维芯片中的芯粒全部覆盖；同时，至少两个芯粒的检测电路串联连接形成检测线路，以实现减少对三维芯片引脚位置的占用。
5、优选的，所述芯粒包括逻辑芯片或存储芯片。
6、优选的，所述检测端口包括sp
7、优选的，所有所述芯粒的所述检测电路串联连接形成所述检测线路。
8、通过采用上述技术方案，在三维芯片的检测过程中，实现将三维芯片中的芯粒全部覆盖；同时，使得三维芯片的外侧仅有一个检测端口，最大程度的减少对三维芯片引脚位置的占用，尤其是芯粒数量达到几十、几百或更多的情况下。
9、第二方面，本申请提供一种三维芯片检测方法，采用如下的技术方案：
10、一种三维芯片检测方法，用于检测上述的三维芯片，包括：
11、向所述检测端口输入检测信号；
12、接收所述检测端口的反馈信号；
13、基于反馈信号以判断所述三维芯片是否存在短路和/或断路。
14、优选的，向所述检测端口输入检测信号中，包括：
15、向所述芯粒的当前引脚输入第一信号；
16、接收所述检测端口的反馈信号中，包括：
17、接收特定引脚收到的信号，其中，特定引脚位于当前引脚的周侧；
18、基于反馈信号以判断所述三维芯片是否存在短路和/或断路中，包括：
19、在特定引脚收到第一信号的情况下，判断特定引脚与当前引脚之间存在短路。
20、优选的，向所述检测端口输入检测信号中，还包括：
21、向特定引脚输入第二信号。
22、通过采用上述技术方案，减少外界对特定引脚的干扰，保证检测结果的准确性。
23、优选的，向所述检测端口输入检测信号中，包括：
24、向所述芯粒的当前引脚输入预设频率的脉冲信号；
25、接收所述检测端口的反馈信号中，包括：
26、接收设定引脚收到的信号，其中，设定引脚用于与当前引脚连接；
27、基于反馈信号以判断所述三维芯片是否存在短路和/或断路中，包括：
28、在设定引脚收不到脉冲信号，或设定引脚收到频率低于预设频率的脉冲信号的情况下，判断设定引脚与当前引脚之间存在断路。
29、通过采用上述技术方案，合格的三维芯片中，设定引脚与当前引脚之间通过焊接实现连接；焊接过程中，存在虚焊的可能性（如：连接于设定引脚的金属、连接于当前引脚的金属，两者之间存在细小缝隙，进而形成类似于电容器结构），此时，高频脉冲仍可通过虚焊处，进而通过设置预设频率，利用低频脉冲对焊接处进行检测，以实现焊接处的断路检测。
30、综上所述，本申请包括以下至少一种有益技术效果：
31、1.检测端口引至三维芯片的外侧，实现对位于三维芯片内部的芯粒的检测，以便于在三维芯片的检测过程中，实现将三维芯片中的芯粒全部覆盖；同时，至少两个芯粒的检测电路串联连接形成检测线路，以实现减少对三维芯片引脚位置的占用；
32、2.所有芯粒的检测电路串联连接形成检测线路，以在三维芯片的检测过程中，实现将三维芯片中的芯粒全部覆盖；同时，使得三维芯片的外侧仅有一个检测端口，最大程度的减少对三维芯片引脚位置的占用，尤其是芯粒数量达到几十、几百或更多的情况下。
本文档来自技高网...【技术保护点】
1.一种三维芯片，包括若干键合的芯粒（1），其特征在于：还包括检测电路（2），所述检测电路（2）分布于芯粒（1），至少两个所述芯粒（1）的所述检测电路（2）串联连接形成检测线路，所述检测线路在三维芯片的外侧引出检测端口（3）。
2.根据权利要求1所述的三维芯片，其特征在于：所述芯粒（1）包括逻辑芯片或存储芯片。
3.根据权利要求1所述的三维芯片，其特征在于：所述检测端口（3）包括SPI端口或JTAG端口。
4.根据权利要求1所述的三维芯片，其特征在于：所有所述芯粒（1）的所述检测电路（2）串联连接形成所述检测线路。
5.一种三维芯片检测方法，用于检测权利要求1-4中任一权利要求所述的三维芯片，其特征在于，包括：
6.根据权利要求5所述的三维芯片检测方法，其特征在于，
7.根据权利要求6所述的三维芯片检测方法，其特征在于，
8.根据权利要求5所述的三维芯片检测方法，其特征在于，
【技术特征摘要】
1.一种三维芯片，包括若干键合的芯粒（1），其特征在于：还包括检测电路（2），所述检测电路（2）分布于芯粒（1），至少两个所述芯粒（1）的所述检测电路（2）串联连接形成检测线路，所述检测线路在三维芯片的外侧引出检测端口（3）。
2.根据权利要求1所述的三维芯片，其特征在于：所述芯粒（1）包括逻辑芯片或存储芯片。
3.根据权利要求1所述的三维芯片，其特征在于：所述检测端口（3）包括spi端口或jtag端口。
【专利技术属性】
技术研发人员：吴作金，
申请(专利权)人：台州市艾赛康电子有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。