System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本公开至少一实施例涉及一种阵列基板和显示装置。
技术介绍
1、目前广泛使用的显示器件有薄膜晶体管-液晶显示器(tft-lcd),而且越来越多的显示器朝高分辨率和高画质发展,以为用户提供更好的使用体验。
技术实现思路
1、本公开的至少一实施例涉及一种阵列基板和显示装置,以通过设置补偿电容来提升存储电容的电容量。
2、本公开的至少一实施例提供一种阵列基板,包括:衬底基板,包括主表面;晶体管,位于所述衬底基板的所述主表面上,包括有源层以及与所述有源层相连的第一电极;第一绝缘层,位于所述衬底基板和所述有源层之间;第二绝缘层,位于所述有源层和所述第一电极之间;像素电极,与所述第一电极相连;以及公共电极,与所述像素电极彼此绝缘,所述像素电极和所述公共电极被配置为形成电场,所述第一电极与所述有源层的背离所述衬底基板的表面接触,并与所述有源层的侧面接触。
3、例如,阵列基板还包括第一过孔,所述第一电极通过所述第一过孔与所述有源层相连,所述第一过孔包括贯穿所述第二绝缘层的第一贯通孔和位于所述第一绝缘层中的第一凹槽。
4、例如,所述第一凹槽在平行于所述主表面的平面内的最大尺寸小于所述第一贯通孔在平行于所述主表面的平面内的最小尺寸。
5、例如,所述第一凹槽在垂直于所述主表面的方向上的最大尺寸小于所述第一贯通孔在垂直于所述主表面的方向上的最大尺寸。
6、例如,所述像素电极延伸至所述第一过孔中,并在所述第一过孔处与所述第一电极接触。
7
8、例如,阵列基板还包括:第三绝缘层,所述第三绝缘层位于所述第一电极上,所述公共电极位于所述第三绝缘层上。
9、例如,所述像素电极和所述公共电极在所述第一过孔处共形。
10、例如,所述第一绝缘层包括第一绝缘部和第二绝缘部,所述第一凹槽位于所述第一绝缘部中,所述第一绝缘部的厚度大于所述第二绝缘部的厚度。
11、例如,所述第一绝缘部的厚度大于所述第二绝缘部的厚度的两倍。
12、例如,阵列基板还包括遮光层,所述遮光层位于所述有源层和所述衬底基板之间,所述有源层在所述衬底基板上的正投影落入所述遮光层在所述衬底基板上的正投影内,所述第一电极和所述遮光层形成补偿电容。
13、例如,所述遮光层浮置或者所述遮光层与所述公共电极电连接。
14、例如,所述第一绝缘层的厚度为50nm至300nm。
15、例如,所述像素电极和所述公共电极形成主存储电容,所述补偿电容和所述主存储电容的电容量的比值大于或等于0.2。
16、例如,所述补偿电容和所述主存储电容的电容量的比值小于或等于0.8。
17、例如,所述补偿电容和所述主存储电容的电容量的比值大于或等于0.25,并且小于或等于0.6。
18、例如,所述第一电极和所述像素电极中至少之一与所述公共电极形成第一存储电容,所述第一存储电容包括在平行于所述主表面的平面内的第一电容和在垂直于所述主表面的方向上的第二电容。
19、例如,所述像素电极和所述公共电极形成主存储电容,所述第二电容与所述主存储电容的电容量的比值大于或等于0.02。
20、例如,所述第二电容与所述主存储电容的电容量的比值小于或等于0.2。
21、例如,所述第二电容与所述主存储电容的电容量的比值大于或等于0.06,并且小于或等于0.08。
22、例如,阵列基板还包括第三绝缘层和第四绝缘层,所述第三绝缘层位于所述第一电极上,所述公共电极位于所述第三绝缘层上,所述第四绝缘层位于所述像素电极和所述公共电极之间。
23、例如,阵列基板还包括第二过孔,所述像素电极通过所述第二过孔与所述第一电极相连,所述第二过孔包括贯穿所述第三绝缘层或贯穿所述第四绝缘层和所述第三绝缘层的第二贯通孔和位于所述第二绝缘层中的第二凹槽,所述像素电极与所述第一电极的背离所述衬底基板的表面接触,并与所述第一电极的侧面接触。
24、例如,所述第二凹槽在平行于所述主表面的平面内的最大尺寸小于所述第二贯通孔在平行于所述主表面的平面内的最小尺寸。
25、例如,所述第二凹槽在垂直于所述主表面的方向上的最大尺寸小于所述第二贯通孔在垂直于所述主表面的方向上的最大尺寸。
26、例如,所述公共电极位于所述第一电极和所述像素电极之间,所述公共电极和所述第一电极形成一个第一存储电容,所述公共电极和所述像素电极形成另一个第一存储电容。
27、例如,阵列基板还包括第三绝缘层、第四绝缘层和第二过孔,所述第三绝缘层位于所述第一电极上,所述第四绝缘层位于所述像素电极和所述公共电极之间,所述像素电极通过所述第二过孔与所述第一电极相连,所述第二过孔包括贯穿所述第三绝缘层或贯穿所述第三绝缘层和所述第四绝缘层的第二贯通孔和位于所述第二绝缘层中的第二凹槽。
28、例如,所述像素电极与所述第一电极的背离所述衬底基板的表面接触,并与所述第一电极的侧面接触。
29、例如,阵列基板还包括第一过孔,所述第一电极通过所述第一过孔与所述有源层相连,所述像素电极与所述第一电极的背离所述衬底基板的表面接触,所述第一过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影交叠。
30、例如,所述第一过孔包括贯穿所述第二绝缘层的第一贯通孔和位于所述第一绝缘层中的第一凹槽。
31、例如,阵列基板还包括数据线,所述晶体管还包括第二电极,所述第二电极与所述有源层相连,所述数据线与所述第二电极相连,所述像素电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影交叠。
32、例如,所述像素电极和所述数据线的交叠部分的宽度小于3微米。
33、例如,阵列基板还包括数据线,所述晶体管还包括第二电极,所述第二电极与所述有源层相连,所述数据线与所述第二电极相连,所述像素电极和所述公共电极中远离所述衬底基板的一个具有狭缝,所述公共电极在所述衬底基板上的正投影与所述数据线在所述衬底基板上的正投影交叠。
34、例如,所述公共电极和所述数据线的交叠部分的宽度小于3微米。
35、例如,所述数据线与所述狭缝的夹角在1度至20度之间。
36、例如,所述第一过孔的形状包括圆形、矩形、或切角矩形至少之一。
37、例如,阵列基板还包括第一保护结构,所述第一保护结构在所述衬底基板上的正投影与所述第一过孔在所述衬底基板上的正投影交叠,所述第一保护结构的一部分填充在所述阵列基板的在所述第一过孔处的第一凹陷内,并且所述第一保护结构的一部分凸出于所述第一凹陷。
38、例如,阵列基板还包括第二保护结构,所述第二保护结构在所述衬底基本文档来自技高网...
【技术保护点】
1.一种阵列基板,包括:
2.根据权利要求1所述的阵列基板,还包括第一过孔,其中,所述第一电极通过所述第一过孔与所述有源层相连,所述第一过孔包括贯穿所述第二绝缘层的第一贯通孔和位于所述第一绝缘层中的第一凹槽。
3.根据权利要求2所述的阵列基板,其中,所述第一凹槽在平行于所述主表面的平面内的最大尺寸小于所述第一贯通孔在平行于所述主表面的平面内的最小尺寸。
4.根据权利要求2所述的阵列基板,其中,所述第一凹槽在垂直于所述主表面的方向上的最大尺寸小于所述第一贯通孔在垂直于所述主表面的方向上的最大尺寸。
5.根据权利要求2所述的阵列基板,其中,所述像素电极延伸至所述第一过孔中,并在所述第一过孔处与所述第一电极接触。
6.根据权利要求5所述的阵列基板,其中,所述像素电极与所述第一电极在所述第一过孔处共形,所述像素电极与所述第一电极的接触部分的在垂直于所述主表面的方向上的最大尺寸大于或等于所述第一过孔在垂直于所述主表面的方向上的最大尺寸。
7.根据权利要求5所述的阵列基板,还包括:第三绝缘层,其中,所述第三绝缘层位于所述
8.根据权利要求7所述的阵列基板,其中,所述像素电极和所述公共电极在所述第一过孔处共形。
9.根据权利要求2所述的阵列基板,其中,所述第一绝缘层包括第一绝缘部和第二绝缘部,所述第一凹槽位于所述第一绝缘部中,所述第一绝缘部的厚度大于所述第二绝缘部的厚度。
10.根据权利要求9所述的阵列基板,其中,所述第一绝缘部的厚度大于所述第二绝缘部的厚度的两倍。
11.根据权利要求9所述的阵列基板,还包括遮光层,其中,所述遮光层位于所述有源层和所述衬底基板之间,所述有源层在所述衬底基板上的正投影落入所述遮光层在所述衬底基板上的正投影内,所述第一电极和所述遮光层形成补偿电容。
12.根据权利要求11所述的阵列基板,其中,所述遮光层浮置或者所述遮光层与所述公共电极电连接。
13.根据权利要求1所述的阵列基板,还包括遮光层,其中,所述遮光层位于所述有源层和所述衬底基板之间,所述有源层在所述衬底基板上的正投影落入所述遮光层在所述衬底基板上的正投影内,所述第一电极和所述遮光层形成补偿电容。
14.根据权利要求13所述的阵列基板,其中,所述遮光层浮置或者所述遮光层与所述公共电极电连接。
15.根据权利要求13所述的阵列基板,其中,所述第一绝缘层的厚度为50nm至300nm。
16.根据权利要求11-15任一项所述的阵列基板,其中,所述像素电极和所述公共电极形成主存储电容,所述补偿电容和所述主存储电容的电容量的比值大于或等于0.2。
17.根据权利要求16所述的阵列基板,其中,所述补偿电容和所述主存储电容的电容量的比值小于或等于0.8。
18.根据权利要求17所述的阵列基板,其中,所述补偿电容和所述主存储电容的电容量的比值大于或等于0.25,并且小于或等于0.6。
19.根据权利要求1-15任一项所述的阵列基板,其中,所述第一电极和所述像素电极中至少之一与所述公共电极形成第一存储电容,所述第一存储电容包括在平行于所述主表面的平面内的第一电容和在垂直于所述主表面的方向上的第二电容。
20.根据权利要求19所述的阵列基板,其中,所述像素电极和所述公共电极形成主存储电容,所述第二电容与所述主存储电容的电容量的比值大于或等于0.02。
21.根据权利要求20所述的阵列基板,其中,所述第二电容与所述主存储电容的电容量的比值小于或等于0.2。
22.根据权利要求21所述的阵列基板,其中,所述第二电容与所述主存储电容的电容量的比值大于或等于0.06,并且小于或等于0.08。
23.根据权利要求19所述的阵列基板,还包括第三绝缘层和第四绝缘层,其中,所述第三绝缘层位于所述第一电极上,所述公共电极位于所述第三绝缘层上,所述第四绝缘层位于所述像素电极和所述公共电极之间。
24.根据权利要求23所述的阵列基板,还包括第二过孔,其中,所述像素电极通过所述第二过孔与所述第一电极相连,所述第二过孔包括贯穿所述第三绝缘层或贯穿所述第四绝缘层和所述第三绝缘层的第二贯通孔和位于所述第二绝缘层中的第二凹槽。
25.根据权利要求24所述的阵列基板,其中,所述第二凹槽在平行于所述主表面的平面内的最大尺寸小于所述第二贯通孔在平行于所述主表面的平面内的最小尺寸。
26.根据权利要求24所述的阵列基板,其中,所述第二凹槽在垂直于所述主表面的方向上的最...
【技术特征摘要】
1.一种阵列基板,包括:
2.根据权利要求1所述的阵列基板,还包括第一过孔,其中,所述第一电极通过所述第一过孔与所述有源层相连,所述第一过孔包括贯穿所述第二绝缘层的第一贯通孔和位于所述第一绝缘层中的第一凹槽。
3.根据权利要求2所述的阵列基板,其中,所述第一凹槽在平行于所述主表面的平面内的最大尺寸小于所述第一贯通孔在平行于所述主表面的平面内的最小尺寸。
4.根据权利要求2所述的阵列基板,其中,所述第一凹槽在垂直于所述主表面的方向上的最大尺寸小于所述第一贯通孔在垂直于所述主表面的方向上的最大尺寸。
5.根据权利要求2所述的阵列基板,其中,所述像素电极延伸至所述第一过孔中,并在所述第一过孔处与所述第一电极接触。
6.根据权利要求5所述的阵列基板,其中,所述像素电极与所述第一电极在所述第一过孔处共形,所述像素电极与所述第一电极的接触部分的在垂直于所述主表面的方向上的最大尺寸大于或等于所述第一过孔在垂直于所述主表面的方向上的最大尺寸。
7.根据权利要求5所述的阵列基板,还包括:第三绝缘层,其中,所述第三绝缘层位于所述第一电极上,所述公共电极位于所述第三绝缘层上。
8.根据权利要求7所述的阵列基板,其中,所述像素电极和所述公共电极在所述第一过孔处共形。
9.根据权利要求2所述的阵列基板,其中,所述第一绝缘层包括第一绝缘部和第二绝缘部,所述第一凹槽位于所述第一绝缘部中,所述第一绝缘部的厚度大于所述第二绝缘部的厚度。
10.根据权利要求9所述的阵列基板,其中,所述第一绝缘部的厚度大于所述第二绝缘部的厚度的两倍。
11.根据权利要求9所述的阵列基板,还包括遮光层,其中,所述遮光层位于所述有源层和所述衬底基板之间,所述有源层在所述衬底基板上的正投影落入所述遮光层在所述衬底基板上的正投影内,所述第一电极和所述遮光层形成补偿电容。
12.根据权利要求11所述的阵列基板,其中,所述遮光层浮置或者所述遮光层与所述公共电极电连接。
13.根据权利要求1所述的阵列基板,还包括遮光层,其中,所述遮光层位于所述有源层和所述衬底基板之间,所述有源层在所述衬底基板上的正投影落入所述遮光层在所述衬底基板上的正投影内,所述第一电极和所述遮光层形成补偿电容。
14.根据权利要求13所述的阵列基板,其中,所述遮光层浮置或者所述遮光层与所述公共电极电连接。
15.根据权利要求13所述的阵列基板,其中,所述第一绝缘层的厚度为50nm至300nm。
16.根据权利要求11-15任一项所述的阵列基板,其中,所述像素电极和所述公共电极形成主存储电容,所述补偿电容和所述主存储电容的电容量的比值大于或等于0.2。
17.根据权利要求16所述的阵列基板,其中,所述补偿电容和所述主存储电容的电容量的比值小于或等于0.8。
18.根据权利要求17所述的阵列基板,其中,所述补偿电容和所述主存储电容的电容量的比值大于或等于0.25,并且小于或等于0.6。
19.根据权利要求1-15任一项所述的阵列基板,其中,所述第一电极和所述像素电极中至少之一与所述公共电极形成第一存储电容,所述第一存储电容包括在平行于所述主表面的平面内的第一电容和在垂直于所述主表面的方向上的第二电容。
20.根据权利要求19所述的阵列基板,其中,所述像素电极和所述公共电极形成主存储电容,所述第二电容与所述主存储电容的电容量的比值大于或等于0.02。
21.根据权利要求20所述的阵列基板,其中,所述第二电容与所述主存储电容的电容量的比值小于或等于0.2。
22.根据权利要求21所述的阵列基板,其中,所述第二电容与所述主存储电容的电容量的比值大于或等于0.06,并且小于或等于0.08。
23.根据权利要求19所述的阵列基板,还包括第三绝缘层和第四绝缘层,其中,所述第三绝缘层位于所述第一电极上,所述公共电极位于所述第三绝缘层上,所述第四绝缘层位于所述像素电极和所述公共电极之间。
24.根据权利要求23所述的阵列基板,还包括第二过孔,其中,所述像素电极通过所述第二过孔与所述第一电极相连,所述第二过孔包括贯穿所述第三绝缘层或贯穿所述第四绝缘层和所述第三绝缘层的第二贯通孔和位于所述第二绝缘层中的第二凹槽。
25.根据权利要求24所述的阵列基板,其中,所述第二凹槽在平行于所述主表面的平面内的最大尺寸小于所述第二贯通孔在平行于所述主表面的平面内的最小尺寸。
26.根据权利要求24所述的阵列基板,其中,所述第二凹槽在垂直于所述主表面的方向上的最大尺寸小于所述第二贯通孔在垂直于所述主表面的方向上的最大尺寸。
27.根据权利要求19所述的阵列基板,其中,所述公共电极位于所述第一电极和所述像素电极之间,所述公共电极和所述第一电极形成一个第一存储电容,所述公共电极和所述像素电极形成另一个第一存储电容。
28.根据权利要求27所述的阵列基板,还包括第三绝缘层、第四绝缘层和第二过孔,其中,所述第三绝缘层位于所述第一电极上,所述第四绝缘层位于所述像素电极和所述公共电极之间,所述像素电极通过所述第二过孔与所述第一电极相连,所述第二过孔包括贯穿所述第三绝缘层或贯穿所述第三绝缘层和所述第四绝缘层的第二贯通孔和位于所述第二绝缘层中的第二凹槽。
29.根据权利要求28所述的阵列基板,还包括第一过孔,其中,所述第一电极通过所述第一过孔与所述有源层相连,所述像素电极与所述第一电极的背离所述衬底基板的表面接触,所述第一过孔在所述衬底基板上的正投影与所述第二过孔在所述衬底基板上的正投影交叠。...
【专利技术属性】
技术研发人员:龙春平,马永达,
申请(专利权)人:北京京东方技术开发有限公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。