【技术实现步骤摘要】
本公开涉及一种半导体封装及其制造方法，并且具体地，涉及一种堆叠型半导体封装及其制造方法，该堆叠型半导体封装可以包括衬底和堆叠在衬底上的多个半导体芯片。
技术介绍
1、随着电子行业的最新发展，对高性能、高速度和紧凑型电子组件的需求不断增加。为了满足这种需求，正在开发用于将多个半导体芯片安装在单个封装中的封装技术。
2、近来，市场对便携式电子设备的需求迅速增加，并且因此，可能需要减小构成便携式电子设备的电子组件的尺寸和重量。针对这种减小，有必要开发减小每个组件的尺寸和重量以及将多个单独的组件集成在单个封装中的封装技术。随着堆叠器件数量的增加，出现了各种技术问题。
技术实现思路
1、一个方面在于提供一种具有改进的结构稳定性的半导体封装及其制造方法。
2、另一方面在于提供一种减少制造半导体封装的过程中的故障的方法以及由此制造的半导体封装。
3、根据一个或多个示例实施例的一个方面，一种半导体封装包括：衬底，包括衬底焊盘和多个过孔，该衬底在衬底的顶表面上具有第一沟槽；以及衬底上的芯片堆叠，该芯片堆叠包括多个半导体芯片，其中，作为多个半导体芯片中的最下半导体芯片的第一半导体芯片的芯片焊盘接合到衬底的衬底焊盘，其中，该芯片焊盘和该衬底焊盘由相同的金属材料形成，并且其中，当在平面图中观察时，第一沟槽与第一半导体芯片的角部重叠。
4、根据一个或多个示例实施例的另一方面，一种半导体封装包括：缓冲芯片；缓冲芯片上的第一半导体芯片，缓冲芯片的第一焊盘接合到第一
5、根据一个或多个示例实施例的又一方面，一种半导体封装包括：半导体衬底，包括多个过孔；多个半导体芯片，堆叠在半导体衬底上；以及半导体衬底上的模制层，该模制层包围多个半导体芯片。该半导体衬底包括：第一沟槽，在半导体衬底的顶表面中；以及第一缓冲结构，在第一沟槽中，其中，当在平面图中观察时，第一沟槽与多个半导体芯片中的最下半导体芯片的角部重叠，并且其中，第一缓冲结构的刚度小于半导体衬底的刚度。
本文档来自技高网...【技术保护点】
1.一种半导体封装，包括：
2.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片的角部与所述衬底竖直地间隔开。
3.根据权利要求1所述的半导体封装，其中，当在平面图中观察时，所述第一沟槽的第一部分与所述第一半导体芯片重叠，并且所述第一沟槽的除所述第一部分之外的第二部分位于所述第一半导体芯片的侧表面外部。
4.根据权利要求1所述的半导体封装，其中，当在平面图中观察时，所述第一沟槽具有圆形、矩形、正方形、多边形或十字形形状。
5.根据权利要求1所述的半导体封装，其中：
6.根据权利要求5所述的半导体封装，其中，当在平面图中观察时，所述第一沟槽围绕所述第一半导体芯片。
7.根据权利要求1所述的半导体封装，其中，所述衬底还包括在所述衬底的顶表面中的第二沟槽，所述第二沟槽与所述第一沟槽间隔开，
8.根据权利要求1所述的半导体封装，其中，所述衬底还包括在所述衬底的顶表面中的第三沟槽，所述第三沟槽与所述第一沟槽间隔开，
9.根据权利要求1所述的半导体封装，其中，所述衬底还包括在所述第一沟槽中
10.根据权利要求9所述的半导体封装，其中，所述第一缓冲结构在与所述衬底焊盘相同的高度处，并且
11.根据权利要求9所述的半导体封装，其中，所述衬底还包括在所述第一沟槽中的第二缓冲结构，
12.根据权利要求1所述的半导体封装，还包括所述衬底上的模制层，所述模制层包围所述芯片堆叠，
13.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片的底表面和所述芯片焊盘的底表面是基本平坦的并且彼此基本共面，
14.一种半导体封装，包括：
15.根据权利要求14所述的半导体封装，其中，所述缓冲结构掩埋在所述缓冲芯片的上部中，并与所述第一半导体芯片的底表面接触。
16.根据权利要求15所述的半导体封装，其中，所述缓冲结构的顶表面是基本平坦的，并与所述缓冲芯片的顶表面基本共面。
17.根据权利要求14所述的半导体封装，其中，所述缓冲芯片包括在所述缓冲芯片的顶表面中的第一沟槽，
18.根据权利要求14所述的半导体封装，其中，所述第一半导体芯片的角部与所述缓冲芯片竖直地间隔开。
19.根据权利要求14所述的半导体封装，其中：
20.一种半导体封装，包括：
...【技术特征摘要】
1.一种半导体封装，包括：
2.根据权利要求1所述的半导体封装，其中，所述第一半导体芯片的角部与所述衬底竖直地间隔开。
3.根据权利要求1所述的半导体封装，其中，当在平面图中观察时，所述第一沟槽的第一部分与所述第一半导体芯片重叠，并且所述第一沟槽的除所述第一部分之外的第二部分位于所述第一半导体芯片的侧表面外部。
4.根据权利要求1所述的半导体封装，其中，当在平面图中观察时，所述第一沟槽具有圆形、矩形、正方形、多边形或十字形形状。
5.根据权利要求1所述的半导体封装，其中：
6.根据权利要求5所述的半导体封装，其中，当在平面图中观察时，所述第一沟槽围绕所述第一半导体芯片。
7.根据权利要求1所述的半导体封装，其中，所述衬底还包括在所述衬底的顶表面中的第二沟槽，所述第二沟槽与所述第一沟槽间隔开，
8.根据权利要求1所述的半导体封装，其中，所述衬底还包括在所述衬底的顶表面中的第三沟槽，所述第三沟槽与所述第一沟槽间隔开，
9.根据权利要求1所述的半导体封装，其中，所述衬底还包括在所述第一沟槽中的第一缓冲结构，
10.根据权利要求9所述...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。