【技术实现步骤摘要】
本专利技术构思涉及存储器器件，并且更具体地涉及包括裸芯上终止(on-die-termination，odt)电路的存储器器件、包括该存储器器件的存储设备以及该存储设备的操作方法。
技术介绍
1、存储设备可以包括非易失性存储器和被配置为控制非易失性存储器的控制器。在与包括高速存储器(诸如动态随机存取存储器(dynamic random-access memory，dram)或静态随机存取存储器(static random-access memory，sram))的存储器系统中的信号通信相比时，在常规存储器系统中，非易失性存储器和控制器之间的信号通信经常以相对低的操作频率执行。并且在历史上，在非易失性存储器和控制器之间通信的信号的完整性(或鲁棒性)在合并这样的存储器系统的存储设备的整体性能中已经不是关键因素。然而，最近，对高速存储设备的需求正在上升，并且信号完整性已经成为计算系统和/或移动通信系统中的(多个)存储设备的设计和操作中的非常重要的因素。
技术实现思路
1、根据本专利技术构思的一方面，提供了存储器器件，该存储器器件包括：第一存储器芯片，其包括第一裸芯上终止(on-die termination,odt)电路(其包括第一odt电阻器)；第二存储器芯片，其包括第二odt电路(其包括第二odt电阻器)；至少一个芯片使能信号引脚，其接收至少一个芯片使能信号，其中所述至少一个芯片使能信号选择性地使能第一存储器芯片和第二存储器芯片中的至少一个；和共同地连接到第一存储器芯片和第二存储器芯片
2、根据本专利技术构思的一方面，提供了控制存储器器件的方法，该存储器器件包括第一存储器芯片和第二存储器芯片，该第一存储器芯片包括第一裸芯上终止(odt)电路，该第二存储器芯片包括第二odt电路。该方法包括：响应于读取使能信号、芯片使能信号和选择第一存储器芯片和未选择第二存储器芯片的odt信号中的至少一个，在未选择第二存储器芯片时，使用第二存储器芯片中的odt电阻器终止由第二存储器芯片接收的信号；接收写入数据；以及在使用第二odt电阻器终止由第二存储器芯片接收的信号的同时执行第一存储器芯片中的写入操作。
3、根据本专利技术构思的一方面，提供了控制存储器器件的方法，该存储器器件包括第一存储器芯片和第二存储器芯片，所述第一存储器芯片包括第一裸芯上终止(odt)电路，所述第二存储器芯片包括第二odt电路。该方法包括：响应于读取使能信号、芯片使能信号和选择第一存储器芯片和未选择第二存储器芯片的odt信号中的至少一个，在未选择第二存储器芯片时，使用第二存储器芯片中的第二odt电阻器终止由第二存储器芯片接收的信号，以及在使用第二odt电阻器终止由第二存储器芯片接收的信号的同时执行第一存储器芯片中的读取操作。
4、根据本专利技术构思的一方面，提供了一种存储设备的操作方法，存储设备包括nand快闪存储器器件和被配置为控制nand快闪存储器器件的控制器，方法包括：经由单个裸芯上终止(odt)信号线从控制器向包括第一存储器芯片和第二存储器芯片的nand快闪存储器器件发送odt信号，第一存储器芯片包括第一odt电路，第二存储芯片包括第二odt电路，并且odt信号定义第一odt电路和第二odt电路中的至少一个的使能时段；经由第一芯片使能信号线从控制器向第一存储器芯片发送第一芯片使能信号；经由第二芯片使能信号线从控制器向第二存储器芯片发送第二芯片使能信号；和响应于第一芯片使能信号和第二芯片使能信号中的至少一个以及odt信号，由第一odt电路和第二odt电路中的至少一个提供odt电阻器。
5、根据本专利技术构思的一方面，提供了一种存储设备的操作方法，存储设备包括nand快闪存储器器件和被配置为控制nand快闪存储器器件的控制器，方法包括：经由单个裸芯上终止(odt)信号线从控制器向包括第一存储器芯片和第二存储器芯片的nand快闪存储器器件发送odt信号，第一存储器芯片包括第一odt电路，第二存储芯片包括第二odt电路，并且odt信号定义第一odt电路和第二odt电路中的至少一个的使能时段；经由第一芯片使能信号线从控制器向第一存储器芯片发送第一芯片使能信号；经由第二芯片使能信号线从控制器向第二存储器芯片发送第二芯片使能信号；经由信号线从控制器向nand快闪存储器器件发送读取使能信号；和响应于读取使能信号和odt信号，由第一存储器芯片和第二存储器芯片中的每一个将odt模式确定为写入odt模式或读取odt模式。
6、根据本专利技术构思的一方面，提供了一种控制器，包括：至少一个输入/输出引脚，命令、地址和数据中的至少一个通过至少一个输入/输出引脚被通信传递到包括第一存储器芯片和第二存储器芯片的nand快闪存储器器件；单个裸芯上终止(odt)引脚，odt信号通过单个odt引脚被发送到nand快闪存储器器件；读取使能信号引脚，读取使能信号通过读取使能信号引脚被发送到nand快闪存储器器件；第一芯片使能信号引脚，第一芯片使能信号通过第一芯片使能信号引脚被发送到包括第一odt电路的第一存储器芯片；和第二芯片使能信号引脚，第二芯片使能信号通过第二芯片使能信号引脚被发送到包括第二odt电路的第二存储器芯片，以及其中控制器被配置为：经由odt引脚向nand快闪存储器器件发送odt信号，以使能第一odt电路和第二odt电路中的至少一个，以及发送地址、读取使能信号、和第一芯片使能信号和第二芯片使能信号中的至少一个，以便控制第一odt电路和第二odt电路中的至少一个的odt电阻器。
本文档来自技高网...【技术保护点】
1.一种存储设备的操作方法，所述存储设备包括NAND快闪存储器器件和被配置为控制所述NAND快闪存储器器件的控制器，所述方法包括：
2.根据权利要求1所述的操作方法，其中，提供所述ODT电阻器包括以下中的至少一个：
3.根据权利要求1所述的操作方法，还包括：
4.根据权利要求3所述的操作方法，其中所述信号是数据信号、数据选通信号和读取使能信号中的至少一个。
5.根据权利要求3所述的操作方法，其中所述信号是读取使能信号，以及
6.根据权利要求3所述的操作方法，其中所述信号是数据选通信号，以及
7.根据权利要求1所述的操作方法，还包括：
8.根据权利要求7所述的操作方法，其中，所述至少一个设置特征命令包括以下中的至少一个：
9.根据权利要求7所述的操作方法，还包括：
10.根据权利要求7所述的操作方法，还包括：
11.一种存储设备的操作方法，所述存储设备包括NAND快闪存储器器件和被配置为控制所述NAND快闪存储器器件的控制器，所述方法包括：
12.根据
13.根据权利要求12所述的操作方法，还包括：
14.根据权利要求12所述的操作方法，还包括：
15.根据权利要求11所述的操作方法，还包括：
16.根据权利要求15所述的操作方法，其中，所述至少一个设置特征命令包括以下中的至少一个：
17.根据权利要求15所述的操作方法，还包括：
18.根据权利要求17所述的操作方法，还包括：
19.一种控制器，包括：
20.根据权利要求19所述的控制器，其中所述控制器还被配置为将包括与所述第一存储器芯片和所述第二存储器芯片中的至少一个的ODT电阻值相关联的信息的至少一个设置特征命令发送到所述NAND快闪存储器器件，使得所述第一存储器芯片和所述第二存储器芯片中的至少一个在执行程序操作或读取操作之前存储所述ODT电阻值。
...【技术特征摘要】
1.一种存储设备的操作方法，所述存储设备包括nand快闪存储器器件和被配置为控制所述nand快闪存储器器件的控制器，所述方法包括：
2.根据权利要求1所述的操作方法，其中，提供所述odt电阻器包括以下中的至少一个：
3.根据权利要求1所述的操作方法，还包括：
4.根据权利要求3所述的操作方法，其中所述信号是数据信号、数据选通信号和读取使能信号中的至少一个。
5.根据权利要求3所述的操作方法，其中所述信号是读取使能信号，以及
6.根据权利要求3所述的操作方法，其中所述信号是数据选通信号，以及
7.根据权利要求1所述的操作方法，还包括：
8.根据权利要求7所述的操作方法，其中，所述至少一个设置特征命令包括以下中的至少一个：
9.根据权利要求7所述的操作方法，还包括：
10.根据权利要求7所述的操作方法，还包括：
11.一种存储设备的操作方法，所述存储设备包括nand快闪存储器器件...
【专利技术属性】
技术研发人员：金恩智，朴廷埈，任政燉，郑秉勋，崔荣暾，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。