【技术实现步骤摘要】
本专利技术适用于射频电路，尤其涉及一种用于多mipi-rffe接口的数字电路和射频器件。
技术介绍
1、mipi（mobile industry processor interface）协议是一种标准化移动终端系统各器件间通信的通信协议，符合该协议实现的射频前端控制接口被称为mipi rffe（mipirf front-end）接口。如图1所示，图1是一种现有的射频前端器件的系统框架图，该射频前端器件由mipi-rffe接口电路、mipi寄存器电路、控制电路、射频电路构成，通过这样的架构，外部的mipi-rffe主机可以连接到架构中的mipi-rffe接口来配置射频前端器件，以达到通讯目的。
2、然而图1所示的架构会存在以下问题：若mipi-rffe主机1和mipi-rffe主机3需要实现相同的功能，则需要保证在其对应的总线上两者拥有相同功能的寄存器（mipi1寄存器和mipi3寄存器），这是因为相同功能的寄存器拥有同样的控制射频电路的效果。若使用不同类型的寄存器，在mipi-rffe主机1和mipi-rffe主机3同时连接至射频前端器件且输入同种功能的信号时，控制电路不能正确控制射频电路。
3、在这种情况下，只能对具有相同功能寄存器的mipi-rffe主机1和mipi-rffe主机3的信号做优先级处理。然而，图1所示架构的优先级处理逻辑只能设置在控制电路中（此时才能够接收到两个不同的信号）。对于控制电路来说，其并不能识别mipi-rffe主机1和mipi-rffe主机3各自所在的总线先后配置顺序，因此会
技术实现思路
1、本专利技术提供一种用于多mipi-rffe接口的数字电路和射频器件，旨在解决射频器件设置多个mipi-rffe接口时在控制电路中会产生配置冲突的问题。
2、为解决上述技术问题，第一方面，本专利技术提供一种用于多mipi-rffe接口的数字电路，所述数字电路包括第一mipi协议解析模块、第二mipi协议解析模块、逻辑解析模块、控制电路模块和射频电路模块；其中，
3、所述第一mipi协议解析模块的输入端与外部的第一mipi主机连接，所述第一mipi协议解析模块的输出端与所述逻辑解析模块的第一输入端连接，所述第一mipi协议解析模块用于解析所述第一mipi主机发出的第一mipi控制信号，并将其解析后发送至所述逻辑解析模块；
4、所述第二mipi协议解析模块的输入端与外部的第二mipi主机连接，所述第二mipi协议解析模块的输出端与所述逻辑解析模块的第二输入端连接，所述第二mipi协议解析模块用于解析所述第二mipi主机发出的第二mipi控制信号，并将其解析后发送至所述逻辑解析模块；
5、所述逻辑解析模块的输出端连接所述控制电路模块的输入端，所述逻辑解析模块用于选择所述第一mipi控制信号和所述第二mipi控制信号中的一个发送至所述控制电路模块；
6、所述控制电路模块的输出端连接所述射频电路模块的输入端。
7、更进一步地，所述逻辑解析模块包括触发器、选择器和公共寄存器，其中：
8、所述触发器的时钟端clk和数据输入端d长接高电平，所述触发器的异步复位端rb连接所述逻辑解析模块的第一输入端，所述触发器的异步置位setb端连接所述逻辑解析模块的第二输入端，所述触发器的数据输出端q连接所述选择器的第一输入端；
9、所述选择器的第二输入端、所述选择器的第三输入端分别连接所述逻辑解析模块的第一输入端、所述逻辑解析模块的第二输入端，所述选择器的输出端连接所述公共寄存器的输入端；
10、所述公共寄存器的输出端作为所述逻辑解析模块的输出端，与所述控制电路模块的输入端连接。
11、更进一步地，所述第一mipi协议解析模块包括第一mipi解析子模块和第一寄存器，其中：
12、所述第一mipi解析子模块用于从所述第一mipi主机通过mipi-rffe协议产生的所述第一mipi控制信号中解析出第一写使能信号we1、第一写地址信号addr1和第一写数据信号wdata1，并送入所述选择器的第二输入端；
13、所述第一寄存器用于将所述第一写数据信号wdata1写入所述公共寄存器，并将所述第一写使能信号we1、所述第一写地址信号addr1通过预设组合逻辑组合得到第一组合信号，之后，将所述第一组合信号通过所述逻辑解析模块的第一输入端发送至所述触发器的异步复位端rb。
14、更进一步地，所述预设组合逻辑为按照与逻辑组合处理。
15、更进一步地，所述第一寄存器连接所述逻辑解析模块的输出端，所述第一寄存器还用于：
16、获取所述公共寄存器的输出，得到第一回读数据rdata1，并将所述第一回读数据rdata1通过所述第一mipi解析子模块返回至所述第一mipi主机。
17、更进一步地，所述第二mipi协议解析模块包括第二mipi解析子模块和第二寄存器，其中：
18、所述第二mipi解析子模块用于从所述第二mipi主机通过mipi-rffe协议产生的所述第二mipi控制信号中解析出第二写使能信号we2、第二写地址信号addr2和第二写数据信号wdata2，并送入所述选择器的第三输入端；
19、所述第二寄存器用于将所述第二写数据信号wdata2写入所述公共寄存器，并将所述第二写使能信号we2、所述第二写地址信号addr2通过预设组合逻辑组合得到第二组合信号，之后，将所述第二组合信号通过所述逻辑解析模块的第二输入端发送至所述触发器的异步置位端setb。
20、更进一步地，所述预设组合逻辑为按照与逻辑组合处理。
21、更进一步地，所述第二寄存器连接所述逻辑解析模块的输出端，所述第二寄存器还用于：
22、获取所述公共寄存器的输出，得到第二回读数据rdata2，并将所述第二回读数据rdata2通过所述第二mipi解析子模块返回至所述第二mipi主机。
23、第二方面，本专利技术还提供一种射频器件，所述射频器件包括如上任意一项所述的用于多mipi-rffe接口的数字电路。
24、本专利技术所达到的有益效果，在于提出了一种包含了不同mipi-rffe接口统一使用的公共寄存器的数字电路，该数字电路中通过逻辑解析模块对不同的mipi主机信号分别进行读写地址信号，从而识别出不同信号的先后写顺序，并将最后写入的寄存器数据输出到后续的控制电路，本申请中设置逻辑解析模块作为射频器件中控制电路的唯一输入，既防止了不同寄存器直接连接控制电路导致的配置冲突问题，又能够实现正确逻辑的多mipi接口配置的顺序读取，提高了器件的可用性。
本文档来自技高网...【技术保护点】
1.一种用于多MIPI-RFFE接口的数字电路，其特征在于，所述数字电路包括第一MIPI协议解析模块、第二MIPI协议解析模块、逻辑解析模块、控制电路模块和射频电路模块；其中，
2.如权利要求1所述的用于多MIPI-RFFE接口的数字电路，其特征在于，所述逻辑解析模块包括触发器、选择器和公共寄存器，其中：
3.如权利要求2所述的用于多MIPI-RFFE接口的数字电路，其特征在于，所述第一MIPI协议解析模块包括第一MIPI解析子模块和第一寄存器，其中：
4.如权利要求3所述的用于多MIPI-RFFE接口的数字电路，其特征在于，所述预设组合逻辑为按照与逻辑组合处理。
5.如权利要求3所述的用于多MIPI-RFFE接口的数字电路，其特征在于，所述第一寄存器连接所述逻辑解析模块的输出端，所述第一寄存器还用于：
6.如权利要求2所述的用于多MIPI-RFFE接口的数字电路，其特征在于，所述第二MIPI协议解析模块包括第二MIPI解析子模块和第二寄存器，其中：
7.如权利要求6所述的用于多MIPI-RFFE接口的数字电
8.如权利要求6所述的用于多MIPI-RFFE接口的数字电路，其特征在于，所述第二寄存器连接所述逻辑解析模块的输出端，所述第二寄存器还用于：
9.一种射频器件，其特征在于，所述射频器件包括如权利要求1-8任意一项所述的用于多MIPI-RFFE接口的数字电路。
...【技术特征摘要】
1.一种用于多mipi-rffe接口的数字电路，其特征在于，所述数字电路包括第一mipi协议解析模块、第二mipi协议解析模块、逻辑解析模块、控制电路模块和射频电路模块；其中，
2.如权利要求1所述的用于多mipi-rffe接口的数字电路，其特征在于，所述逻辑解析模块包括触发器、选择器和公共寄存器，其中：
3.如权利要求2所述的用于多mipi-rffe接口的数字电路，其特征在于，所述第一mipi协议解析模块包括第一mipi解析子模块和第一寄存器，其中：
4.如权利要求3所述的用于多mipi-rffe接口的数字电路，其特征在于，所述预设组合逻辑为按照与逻辑组合处理。
5.如权利要求3所述的用于多mipi-rffe...
【专利技术属性】
技术研发人员：孙源，郭嘉帅，
申请(专利权)人：深圳飞骧科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。