【技术实现步骤摘要】
本专利技术涉及电气元件，具体涉及一种基于电势变化的芯片引脚悬空检测电路及其检测方法。
技术介绍
1、在集成电路应用中，很多情况下需要根据实际应用情景对电路进行设定，例如在电源芯片应用中需要通过设定实现不同的电压保护和电流保护等，这一设定往往可以通过外部电路实现。在一些实际应用中，一些芯片除了可以进行外部设定外，芯片内部也会预留设定的功能模块，通常二者只能选其一。因此，在实际使用时会对外部电路进行检测，判断是否存在外部设定电路。这些应用都对芯片引脚悬空检测提出了需求。另外外部设定电路可能存在多种情况，外部电路的多种可能性对检测电路功能的完备性提出了要求。芯片引脚(pin)外部电路可能存在上拉电阻、下拉电阻或者上拉电阻和下拉电阻，实际应用时需要兼顾到各种可能存在的情况。而上拉电阻、下拉电阻与芯片引脚放入的连接是否悬空就成为了必要的检查项目。
2、但是，现有技术无法兼顾上述多种情况的引脚悬空检测，因此，需要一种可检查多种外部电路的芯片引脚悬空方法。
技术实现思路
1、本专利技术是为了解决引脚悬空检查的兼容性问题，提供一种基于电势变化的芯片引脚悬空检测电路及其检测方法，包括传输门开关电路、电势点产生电路、mos管开关电路、参考电势产生电路、时序电路。本专利技术利用悬空pin没有驱动能力的特性，而pin有外部上拉电路时具有一定的上拉驱动能力，能让较低电势点的电势抬高；pin有外部下拉电路时具有一定的下拉驱动能力，能让较高电势点的电势下降；设计检测电路和检测方法，使pin分别接到高
2、本专利技术提供一种基于电势变化的芯片引脚悬空检测电路，包括与pin连接的传输门开关电路，与电源电压vdd、传输门开关电路均相连并设置高电势点、低电势点的电势点产生电路，与电势点产生电路相连的mos管开关电路，与电源电压vdd、mos管开关电路均相连的参考电势产生电路，一个输入端与mos管开关电路相连、另一个输入端与参考电势产生电路相连的比较器组件，与比较器组件依次相连的触发器组件、逻辑功能模块和向传输门开关电路、mos管开关电路、触发器组件输出时序信号的时序电路；
3、传输门开关电路包括至少一个传输门，传输门部分导通时，pin与电势点产生电路连通，mos管开关电路控制pin与高电势点、低电势点连接，参考电势产生电路向比较器分别提供比较高电势的第一参考电势和比较低电势的第二参考电势，比较器组件包括比较器u1和比较器u2，触发器组件包括触发器u3和触发器u4；
4、比较器u1比较pin连接高电势点时的漏极电势与第一参考电势的大小并输出高电平或低电平至触发器u3，触发器u3锁存输出结果out1并输出至逻辑功能模块；
5、比较器u2比较pin连接低电势点时的漏极电势与第二参考电势的大小并输出高电平或低电平至触发器u4，触发器u4锁存输出结果out2并输出至逻辑功能模块；
6、逻辑功能模块根据结果out1和结果out2判断pin是否存在外部上拉电路和/或外部下拉电路的输出，并判断芯片引脚是否悬空。
7、本专利技术所述一种基于电势变化的芯片引脚悬空检测电路，作为优选方式，电势点产生电路包括第一pmos管pm1、电阻r1和第一nmos管nm1，pm1的漏级为高电势点，nm1的漏级为低电势点；
8、mos管开关电路包括第三nmos管nm3、第四nmos管nm4、第三pmos管pm3和第四pmos管pm4；
9、pm1的漏极和栅极相连后一端通过传输门开关电路与pin相连、另一端与pm3源极相连，源极与电源电压vdd相连；pm3的栅极输入信号en4，漏极与电阻r1、比较器u1的正相输入端均相连；电阻r1的另一端与比较器u2的反相输入端、nm3的漏极均相连；nm3的栅极输入信号en4_n，源极与传输门开关电路、nm1的栅极、nm1的漏极均相连，nm1的源极接地；
10、当pm3、nm3导通时，pm1的漏级为高电势点，nm1的漏级为低电势点。
11、本专利技术所述一种基于电势变化的芯片引脚悬空检测电路，作为优选方式，参考电势产生电路包括第二pmos管pm2、第二nmos管nm2、电阻r2和电阻r3；
12、pm2的源极与电阻r3的一端、pm1的源极均相连后连接电源电压vdd，栅极、漏极相连后与pm4的源极相连；pm4的栅极输入信号en4，漏极与电阻r2的一端、比较器u1的反相输入端均相连；电阻r2的另一端与nm1源极、nm2源极均相连后接地；电阻r3另一端与nm4漏极、比较器u2正相输入端均相连；nm4的栅极输入信号en4_n，源极与nm2栅极、漏极均相连。
13、本专利技术所述一种基于电势变化的芯片引脚悬空检测电路，作为优选方式，传输门开关电路包括与pin依次相连的传输门tg1、传输门tg2和连接在传输门tg1、传输门tg2之间的传输门tg3；
14、传输门tg1的c节点输入信号en4_n、c节点输入信号en4；传输门tg2的c节点输入信号en2_n、c节点输入信号en2，输出端与pm1栅极、漏极均相连；传输门tg3的c节点输入信号en2、c节点输入信号en2_n，输出端与nm1的栅极、漏极，nm3源极均相连；
15、tg1和tg2导通时，pin连接到pm1的漏极；tg1和tg3导通时，pin连接到nm1的漏极，tg1断开时pin和芯片引脚悬空检测电断开。
16、本专利技术所述一种基于电势变化的芯片引脚悬空检测电路，作为优选方式，r1＝r2＝r3＝r；
17、pm1和pm2宽长比相同，nm1和nm2宽长比相同。
18、本专利技术所述一种基于电势变化的芯片引脚悬空检测电路，作为优选方式，还包括反相电路u6和反相电路u7；
19、反相电路u6的输入信号为信号en2、输出信号为信号en2_n；
20、反相电路u7的输入信号为信号en4、输出信号为信号en4_n；
21、逻辑功能模块为逻辑与门u5。
22、本专利技术所述一种基于电势变化的芯片引脚悬空检测电路，作为优选方式，时序电路包括四个延时模块，时序电路将芯片使能信号en依次延迟为信号en1、信号en2、信号en3和信号en4；
23、输出的时序为：t0时刻为信号en的上升沿，t1时刻为信号en1的上升沿，t2时刻为信号en2的上升沿，t3时刻为信号en3的上升沿，t4时刻为信号en4的上升沿；
24、触发器u3的clk管脚输入信号en1，触发器u4的clk管脚输入信号en3。
25、本专利技术提供一种基于电势变化的芯片引脚悬空检测电路的检测方法，包括以下步骤：
26、s1、t0时刻，传输门tg1和传输门tg2导通，pin连接到高电势点；
27、s2、t0～t1时刻，比较本文档来自技高网...
【技术保护点】
1.一种基于电势变化的芯片引脚悬空检测电路，其特征在于：包括与PIN连接的传输门开关电路，与电源电压Vdd、所述传输门开关电路均相连并设置高电势点、低电势点的电势点产生电路，与所述电势点产生电路相连的MOS管开关电路，与电源电压Vdd、所述MOS管开关电路均相连的参考电势产生电路，一个输入端与所述MOS管开关电路相连、另一个输入端与所述参考电势产生电路相连的比较器组件，与所述比较器组件依次相连的触发器组件、逻辑功能模块和向所述传输门开关电路、所述MOS管开关电路、所述触发器组件输出时序信号的时序电路；
2.根据权利要求1所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：所述电势点产生电路包括第一PMOS管PM1、电阻R1和第一NMOS管NM1，PM1的漏级为所述高电势点，NM1的漏级为所述低电势点；
3.根据权利要求2所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：所述参考电势产生电路包括第二PMOS管PM2、第二NMOS管NM2、电阻R2和电阻R3；
4.根据权利要求3所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于
5.根据权利要求3所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：R1＝R2＝R3＝R；
6.根据权利要求1所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：还包括反相电路U6和反相电路U7；
7.根据权利要求1所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：所述时序电路包括四个延时模块，所述时序电路将芯片使能信号EN依次延迟为信号EN1、信号EN2、信号EN3和信号EN4；
8.根据权利要求1～7任意一项所述的一种基于电势变化的芯片引脚悬空检测电路的检测方法，其特征在于：包括以下步骤：
9.根据权利要求8所述的一种基于电势变化的芯片引脚悬空检测电路的检测方法，其特征在于：步骤S1中，t0时刻，信号EN由低电平变为高电平，信号EN1、EN2、EN3、EN4均为低电平，信号EN2_N、EN4_N均为高电平，传输门TG1和传输门TG2导通，PIN连接到PM1的漏极，PM3、NM3导通；
10.根据权利要求9所述的一种基于电势变化的芯片引脚悬空检测电路的检测方法，其特征在于：步骤S2中，电流从电源电压Vdd流经PM1、PM3、R1、NM3、NM1到地；PM4导通时，电流从电源电压Vdd流经PM2、PM4、R2到地，NM4导通时，电流从电源电压Vdd流经R3、NM4、NM2到地。
...【技术特征摘要】
1.一种基于电势变化的芯片引脚悬空检测电路，其特征在于：包括与pin连接的传输门开关电路，与电源电压vdd、所述传输门开关电路均相连并设置高电势点、低电势点的电势点产生电路，与所述电势点产生电路相连的mos管开关电路，与电源电压vdd、所述mos管开关电路均相连的参考电势产生电路，一个输入端与所述mos管开关电路相连、另一个输入端与所述参考电势产生电路相连的比较器组件，与所述比较器组件依次相连的触发器组件、逻辑功能模块和向所述传输门开关电路、所述mos管开关电路、所述触发器组件输出时序信号的时序电路；
2.根据权利要求1所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：所述电势点产生电路包括第一pmos管pm1、电阻r1和第一nmos管nm1，pm1的漏级为所述高电势点，nm1的漏级为所述低电势点；
3.根据权利要求2所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：所述参考电势产生电路包括第二pmos管pm2、第二nmos管nm2、电阻r2和电阻r3；
4.根据权利要求3所述的一种基于电势变化的芯片引脚悬空检测电路，其特征在于：所述传输门开关电路包括与pin依次相连的传输门tg1、传输门tg2和连接在传输门tg1、传输门tg2之间的传输门tg3；
5.根据权利要求3所述的...
【专利技术属性】
技术研发人员：毛洪卫，涂盛涛，刘松松，吴珂，
申请(专利权)人：北京伽略电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。