【技术实现步骤摘要】
本专利技术涉及电路，尤其涉及一种过压保护电路、方法、电子设备及存储介质。
技术介绍
1、电子设备在启动或工作期间，其电源输出端容易出现高电压，对整体电路造成损伤，最后造成芯片的毁坏，这是因为电子器件都有可以承受的最大额定电压，一旦超出最大的耐压范围，就会减小器件的使用寿命，甚至损坏器件，并且过高的输出电压也会导致负载电路的损害，所以过压保护电路对整体电路的防护有着重要意义。
2、现有过压保护电路是将由过压信号引起的电流信号转换成电压信号之后，再与基准电压进行比较，以确定是否存在过压情况。然而，在现有过压保护电路结构中，当供电单元的输出电压变化时，过压保护电路输出的逻辑电平在电压临界点不断跳变，容易对过压保护过程造成干扰，导致芯片不断地开启和关闭。
3、因此，现在亟需一种过压保护电路、方法、电子设备及存储介质来解决上述问题。
技术实现思路
1、针对现有技术存在的问题，本专利技术提供一种过压保护电路、方法、电子设备及存储介质。
2、本专利技术提供一种过压保护电路，包括比较模块和迟滞模块，其中：
3、所述比较模块与目标电源端的输出端连接，用于将所述目标电源端输出的输出电压与基准电压进行比较，并将得到的比较结果输入到所述迟滞模块；
4、所述迟滞模块的输入端连接所述比较模块的输出端，用于在通过所述比较结果确定所述输出电压存在过压情况时，根据所述比较结果进行两级迟滞，生成过压保护信号对应的目标逻辑电压，其中，所述迟滞模块是由1个迟滞比
5、根据本专利技术提供的一种过压保护电路，所述比较模块包括分压子电路、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第一nmos管、第二nmos管、第三nmos管和第四nmos管，其中：
6、所述分压子电路包括第一电阻和第二电阻，所述第一电阻的第一端连接目标电源端的输出端，所述第一电阻的第二端与所述第二电阻的第一端以及所述第四pmos管的栅极连接，所述第二电阻的第一端连接所述第四pmos管的栅极，所述第二电阻的第二端接地，所述分压子电路用于对所述输出电压进行分压，以将分压后的输出电压与所述基准电压进行比较；
7、所述第一pmos管的栅极连接第一偏置电压，所述第一pmos管的源极连接所述第二pmos管的源极以及所述第三pmos管的源极；所述第一pmos管的漏极连接所述第一nmos管的漏极、所述第一nmos管的栅极，以及所述第二nmos管的栅极；
8、所述第二pmos管的源极连接所述第一pmos管的源极以及所述第三pmos管的源极，所述第二pmos管的漏极连接所述第二nmos管的漏极，所述第二pmos管的栅极连接所述第三pmos管的栅极以及所述第二pmos管的漏极；
9、所述第三pmos管的源极连接所述第二pmos管的源极以及所述第一pmos管的源极，所述第三pmos管的漏极连接所述第四pmos管的源极以及所述第五pmos管的源极，所述第三pmos管的栅极连接所述第二pmos管的漏极；
10、所述第四pmos管的源极连接所述第五pmos管的源极，所述第四pmos管的漏极连接所述第三nmos管的漏极、所述第三nmos管的栅极以及所述第四nmos管的栅极；
11、所述第五pmos管的栅极连接所述基准电压，所述第五pmos管的漏极连接所述第四nmos管的漏极；
12、所述第一nmos管的栅极连接所述第二nmos管的栅极以及所述第一nmos管的漏极，所述第一nmos管的源极接地；
13、所述第二nmos管的源极连接所述第一nmos管的源极、所述第三nmos管的源极以及第四nmos管的源极，所述第二nmos管与所述第一nmos管构成第一电流镜。
14、根据本专利技术提供的一种过压保护电路，所述迟滞模块包括第一级迟滞子电路和第二级迟滞子电路，所述第一级迟滞子电路和所述第二级迟滞子电路用于根据所述比较结果进行两级迟滞，以生成所述目标逻辑电压，其中：
15、所述第二级迟滞子电路中的mos管与所述比较模块中的所述第二pmos管以及所述第三pmos管构成第二电流镜。
16、根据本专利技术提供的一种过压保护电路，所述第一级迟滞子电路包括所述迟滞比较器、第一反相器、第六pmos管和第五nmos管，其中：
17、所述迟滞比较器的输入端连接所述第六pmos管的漏极以及所述第五nmos管的漏极，所述迟滞比较器的输出端连接所述第一反相器的输入端；
18、所述第一反相器的输出端连接所述第二级迟滞子电路；
19、所述第六pmos管的栅极连接第二偏置电压，所述第六pmos管的源极连接所述第三pmos管的源极；
20、所述第五nmos管的源极连接所述第四nmos管的源极，所述第五nmos管的栅极连接所述第五pmos管的漏极以及所述第四nmos管的漏极。
21、根据本专利技术提供的一种过压保护电路，所述第二级迟滞子电路包括第二反相器、第七pmos管、第八pmos管和第九pmos管，其中：
22、所述第二反相器的输入端连接所述第一反相器的输出端，所述第二反相器的输出端输出所述目标逻辑电压；
23、所述第七pmos管的源极连接所述第三pmos管的源极、所述第八pmos管的源极以及所述第六pmos管的源极，所述第七pmos管的栅极连接所述第二pmos管的栅极、所述第三pmos管的栅极、所述第八pmos管的栅极以及所述第二pmos管的漏极，所述第七pmos管的漏极连接所述第九pmos管的源极；
24、所述第八pmos管的源极连接所述第六pmos管的源极，所述第八pmos管的漏极连接所述第五nmos管的漏极、所述第六pmos管的漏极以及所述迟滞比较器的输入端；
25、所述第九pmos管的栅极连接所述第一反相器的输出端，所述第九pmos管的漏极连接所述第五pmos管的漏极；
26、其中，所述第二pmos管、所述第三pmos管、所述第七pmos管和所述第八pmos管构成所述第二电流镜。
27、根据本专利技术提供的一种过压保护电路，所述迟滞比较器包括第十pmos管、第十一pmos管、第十二pmos管、第六nmos管、第七nmos管、第八nmos管、第三电阻和第四电阻，其中：
28、所述第十pmos管的源极连接第一电源端，所述第十pmos管的漏极连接所述第十一pmos管的源极以及所述第十二pmos管的源极；
29、所述第十一pmos管的漏极连接所述第七nmos管的漏极；
30、所述第十二pmos管的漏极连接所述第三电阻的第一端，所述第十二pmos管的栅极连接所述第七nmos管的漏极、所述第八nmos管的栅极以及所述第十一pmos管的漏极；
31、所述第六nmos管的源极连接所述第四电阻的第一端，所述第六nmos管的漏极连接所述第七nmo本文档来自技高网...
【技术保护点】
1.一种过压保护电路，其特征在于，包括比较模块和迟滞模块，其中：
2.根据权利要求1所述的过压保护电路，其特征在于，所述比较模块包括分压子电路、第一PMOS管、第二PMOS管、第三PMOS管、第四PMOS管、第五PMOS管、第一NMOS管、第二NMOS管、第三NMOS管和第四NMOS管，其中：
3.根据权利要求2所述的过压保护电路，其特征在于，所述迟滞模块包括第一级迟滞子电路和第二级迟滞子电路，所述第一级迟滞子电路和所述第二级迟滞子电路用于根据所述比较结果进行两级迟滞，以生成所述目标逻辑电压，其中：
4.根据权利要求3所述的过压保护电路，其特征在于，所述第一级迟滞子电路包括所述迟滞比较器、第一反相器、第六PMOS管和第五NMOS管，其中：
5.根据权利要求4所述的过压保护电路，其特征在于，所述第二级迟滞子电路包括第二反相器、第七PMOS管、第八PMOS管和第九PMOS管，其中：
6.根据权利要求1所述的过压保护电路，其特征在于，所述迟滞比较器包括第十PMOS管、第十一PMOS管、第十二PMOS管、第六NMOS管、第七NM
7.根据权利要求6所述的过压保护电路，其特征在于，所述迟滞模块的目标阈值电压是通过所述第十PMOS管与所述第十二PMOS管之间宽长比的比值，以及所述第六NMOS管与所述第八NMOS管之间宽长比的比值确定的。
8.一种基于权利要求1至7任一项所述的过压保护电路的过压保护方法，其特征在于，包括：
9.一种电子设备，包括存储器、处理器及存储在所述存储器上并可在所述处理器上运行的计算机程序，其特征在于，所述处理器执行所述计算机程序时实现如权利要求8所述过压保护方法。
10.一种非暂态计算机可读存储介质，其上存储有计算机程序，其特征在于，所述计算机程序被处理器执行时实现如权利要求8所述过压保护方法。
...【技术特征摘要】
1.一种过压保护电路，其特征在于，包括比较模块和迟滞模块，其中：
2.根据权利要求1所述的过压保护电路，其特征在于，所述比较模块包括分压子电路、第一pmos管、第二pmos管、第三pmos管、第四pmos管、第五pmos管、第一nmos管、第二nmos管、第三nmos管和第四nmos管，其中：
3.根据权利要求2所述的过压保护电路，其特征在于，所述迟滞模块包括第一级迟滞子电路和第二级迟滞子电路，所述第一级迟滞子电路和所述第二级迟滞子电路用于根据所述比较结果进行两级迟滞，以生成所述目标逻辑电压，其中：
4.根据权利要求3所述的过压保护电路，其特征在于，所述第一级迟滞子电路包括所述迟滞比较器、第一反相器、第六pmos管和第五nmos管，其中：
5.根据权利要求4所述的过压保护电路，其特征在于，所述第二级迟滞子电路包括第二反相器、第七pmos管、第八pmos管和第九pmos管，其中：
<...【专利技术属性】
技术研发人员：毛洪卫，赵显西，勇智强，
申请(专利权)人：北京伽略电子股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。