一种基于负载电位的芯片引脚悬空检测电路及其检测方法技术

本发明专利技术提供一种基于负载电位的芯片引脚悬空检测电路及其检测方法，芯片引脚悬空检测电路包括开关电路，上拉电路、下拉电路、第一参考电压电路、第二参考电压电路、比较器U1、比较器U2、触发器U3、触发器U4、逻辑与门U5、反向电路U6、反向电路U7、时序电路。将PIN外部看做一个电路的负载，PIN悬空和PIN有外部电路等效的负载轻重程度是不一样的，PIN悬空意味着极轻的负载，PIN有外部电路意味着相对更重的负载；基于这个特性，本发明专利技术将一个极弱的驱动(上拉或下拉)施加在PIN上，更轻的负载电位会更高(上拉)或更低(下拉)，通过负载电位的高低来推断PIN是否有接外部电路。本发明专利技术可以覆盖3种情况的检测，具有很好的功能完备性。

【技术实现步骤摘要】

本专利技术涉及电气元件，具体涉及一种基于负载电位的芯片引脚悬空检测电路及其检测方法。

技术介绍

1、在集成电路应用中，很多情况下需要根据实际应用情景对电路进行设定，例如在电源芯片应用中需要通过设定实现不同的电压保护和电流保护等，这一设定往往可以通过外部电路实现。在一些实际应用中，一些芯片除了可以进行外部设定外，芯片内部也会预留设定的功能模块，通常二者只能选其一。因此，在实际使用时会对外部电路进行检测，判断是否存在外部设定电路。这些应用都对芯片引脚悬空检测提出了需求。另外外部设定电路可能存在多种情况，外部电路的多种可能性对检测电路功能的完备性提出了要求。

2、图1a～1c展示了芯片引脚(pin)外部电路的三种情况，实际应用时需要兼顾到各种可能存在的情况。

3、现有技术对不同情况适用不同的检测方法，因此，需要一种可以检测多种pin芯片引脚的电路和方法。

技术实现思路

1、本专利技术是为了解决pin芯片引脚是否悬空的检测问题，提供一种基于负载电位的芯片引脚悬空检测电路及其检测方法，将pin外本文档来自技高网...

【技术保护点】

1.一种基于负载电位的芯片引脚悬空检测电路，其特征在于：包括与待测PIN连接的开关电路，通过所述开关电路分别与所述待测PIN连接的上拉电路、下拉电路，与电源电压分别相连的第一参考电压电路、第二参考电压电路，正相输入与所述待测PIN相连、反相输入与所述第一参考电压电路相连的比较器U1，反相输入与所述待测PIN相连、正相输入与所述第二参考电压电路相连的比较器U2和与所述上拉电路、所述下拉电路、所述开关电路均相连的时序电路；

2.根据权利要求1所述的一种基于负载电位的芯片引脚悬空检测电路，其特征在于：所述PMOS管电流镜像电路包括栅极相连的第一PMOS管PM1、第二PMOS管PM2...

【技术特征摘要】

1.一种基于负载电位的芯片引脚悬空检测电路，其特征在于：包括与待测pin连接的开关电路，通过所述开关电路分别与所述待测pin连接的上拉电路、下拉电路，与电源电压分别相连的第一参考电压电路、第二参考电压电路，正相输入与所述待测pin相连、反相输入与所述第一参考电压电路相连的比较器u1，反相输入与所述待测pin相连、正相输入与所述第二参考电压电路相连的比较器u2和与所述上拉电路、所述下拉电路、所述开关电路均相连的时序电路；

2.根据权利要求1所述的一种基于负载电位的芯片引脚悬空检测电路，其特征在于：所述pmos管电流镜像电路包括栅极相连的第一pmos管pm1、第二pmos管pm2和第三pmos管pm3，pm1、pm2、pm3的源极均与电源电压vdd相连，pm1的栅极和漏极相连、漏极与所述nmos管电流镜像电路中nm2的漏极相连，pm2的漏极与pm4源极相连；

3.根据权利要求2所述的一种基于负载电位的芯片引脚悬空检测电路，其特征在于：所述nmos管电流镜像电路包括栅极均相连，源极均相连后接地的第一nmos管nm1、第二nmos管nm2、第三nmos管nm3和第四nmos管nm4；

4.根据权利要求3所述的一种基于负载电位的芯片引脚悬空检测电路，其特征在于：nm1、nm2、nm3、nm4流过的电流分别为i1、i2、i3、i4，基准电流currentsource的输出电流为i0；

5.根据权利要求3所述的一种基于负载电位的芯片...

【专利技术属性】
技术研发人员：毛洪卫，涂盛涛，刘松松，吴珂，
申请(专利权)人：北京伽略电子股份有限公司，
类型：发明
国别省市：