System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 静电放电保护器件制造技术_技高网

静电放电保护器件制造技术

技术编号:41188862 阅读:2 留言:0更新日期:2024-05-07 22:20
本发明专利技术提供一种静电放电保护器件。所述静电放电保护器件包括基底和位于基底上的栅极结构,基底中形成有相连接的第一阱区和第二阱区,第一阱区具有第一导电类型,第二阱区具有第二导电类型,栅极结构从第一阱区的部分基底上方跨越到第二阱区的部分基底上方,第一阱区的基底顶部形成有位于栅极结构一侧的第一掺杂区和第二掺杂区,第一掺杂区具有第一导电类型,第二掺杂区具有第二导电类型,第二阱区的基底顶部形成有位于栅极结构另一侧的第三掺杂区和第四掺杂区,第三掺杂区具有第一导电类型,第四掺杂区具有第二导电类型。如此静电放电保护器件内可以形成用于泄放静电的第一寄生三极管和第二寄生三极管,有利于提升电路的静电泄放能力。

【技术实现步骤摘要】

本专利技术涉及半导体器件,特别涉及一种静电放电保护器件


技术介绍

1、静电放电(electro-static discharge,esd)现象是指具有不同电势的物体相互靠近或接触时发生的电荷转移现象。随着半导体制造工艺尺寸的不断缩小和集成电路规模的不断扩大,芯片在生产、运输和使用过程中受到静电的破坏越来越严重。因此,研究静电放电保护具有重要意义。

2、目前,一些高压应用的电压较高,对于集成电路(ic)的静电放电保护提出了更高的要求。但是,传统的静电放电保护结构的静电泄放能力不足。


技术实现思路

1、本专利技术的目的在于提供一种静电放电保护器件,能够提升电路的静电泄放能力,满足高压器件的静电放电保护需求。

2、为了实现上述目的,本专利技术提供的静电放电保护器件包括基底和位于所述基底上的栅极结构;所述基底中形成有相连接的第一阱区和第二阱区,所述第一阱区具有第一导电类型,所述第二阱区具有与所述第一导电类型相反的第二导电类型;所述栅极结构从所述第一阱区的部分基底上方跨越到所述第二阱区的部分基底上方;所述第一阱区的基底顶部形成有第一掺杂区和第二掺杂区,所述第一掺杂区和所述第二掺杂区位于所述栅极结构的一侧,所述第一掺杂区具有第一导电类型,所述第二掺杂区具有第二导电类型;所述第二阱区的基底顶部形成有第三掺杂区和第四掺杂区,所述第三掺杂区和所述第四掺杂区位于所述栅极结构的另一侧,所述第三掺杂区具有第一导电类型,所述第四掺杂区具有第二导电类型;所述第一掺杂区和所述第二掺杂区电连接至第一电位端,所述栅极结构和所述第三掺杂区电连接至第二电位端。

3、可选的,所述第一阱区、所述第二阱区和所述第三掺杂区构成第一寄生三极管;所述第二掺杂区、所述第一阱区和所述第二阱区构成第二寄生三极管;所述第一寄生三极管和所述第二寄生三极管共用所述第一阱区和所述第二阱区,且共同用于静电放电。

4、可选的,所述第一阱区、所述第二阱区和所述第三掺杂区分别作为所述第一寄生三极管的集电极、基极和发射极;所述第二阱区、所述第一阱区和所述第二掺杂区分别作为所述第二寄生三极管的集电极、基极和发射极。

5、可选的,所述第一掺杂区和所述第二掺杂区沿着所述栅极结构下方的导电沟道的宽度方向排布。

6、可选的,所述第一掺杂区的两端均形成有所述第二掺杂区。

7、可选的,所述第三掺杂区位于所述栅极结构和所述第四掺杂区之间,所述第三掺杂区和所述第四掺杂区沿所述栅极结构下方的导电沟槽的宽度方向伸长。

8、可选的,所述栅极结构与所述第一掺杂区之间的基底顶部、所述栅极结构与所述第二掺杂区之间的基底顶部、以及所述第一掺杂区和所述第二掺杂区之间的基底顶部均形成有隔离结构;和/或,所述第三掺杂区和所述第四掺杂区之间的基底顶部形成有隔离结构。

9、可选的,所述栅极结构的第一侧壁与隔离结构接触,所述栅极结构的第二侧壁与所述第三掺杂区接触。

10、可选的,所述第一导电类型为n型,所述第二导电类型为p型。

11、可选的,所述第一电位端为阳极端,所述第二电位端为阴极端。

12、本专利技术提供的静电放电保护器件包括基底和位于基底上的栅极结构,所述基底中形成有相连接的第一阱区和第二阱区,所述第一阱区具有第一导电类型,所述第二阱区具有与所述第一导电类型相反的第二导电类型;所述栅极结构从所述第一阱区的部分基底上方跨越到所述第二阱区的的部分基底上方;所述第一阱区的基底顶部形成有第一掺杂区和第二掺杂区,所述第一掺杂区和所述第二掺杂区位于所述栅极结构的一侧,所述第一掺杂区具有第一导电类型,所述第二掺杂区具有第二导电类型;所述第二阱区的基底顶部形成有第三掺杂区和第四掺杂区,所述第三掺杂区和所述第四掺杂区位于所述栅极结构的另一侧,所述第三掺杂区具有第一导电类型,所述第四掺杂区具有第二导电类型。如此,第一阱区、第二阱区和第三掺杂区能够构成第一寄生三极管,第二掺杂区、第一阱区和第二阱区能够构成第二寄生三极管,第一寄生三极管和第二寄生三极管共用第一阱区和第二阱区从而相互连接,第一寄生三极管能够触发第二寄生三极管导通,进而形成静电泄放能力较强的scr通路,有利于提升电路的静电泄放能力,满足高压器件的静电放电保护需求。

本文档来自技高网...

【技术保护点】

1.一种静电放电保护器件,其特征在于,包括基底和位于所述基底上的栅极结构;

2.如权利要求1所述的静电放电保护器件,其特征在于,所述第一阱区、所述第二阱区和所述第三掺杂区构成第一寄生三极管;所述第二掺杂区、所述第一阱区和所述第二阱区构成第二寄生三极管;所述第一寄生三极管和所述第二寄生三极管共用所述第一阱区和所述第二阱区,且共同用于静电放电。

3.如权利要求2所述的静电放电保护器件,其特征在于,所述第一阱区、所述第二阱区和所述第三掺杂区分别作为所述第一寄生三极管的集电极、基极和发射极;所述第二阱区、所述第一阱区和所述第二掺杂区分别作为所述第二寄生三极管的集电极、基极和发射极。

4.如权利要求1所述的静电放电保护器件,其特征在于,所述第一掺杂区和所述第二掺杂区沿着所述栅极结构下方的导电沟道的宽度方向排布。

5.如权利要求4所述的静电放电保护器件,其特征在于,所述第一掺杂区的两端均形成有所述第二掺杂区。

6.如权利要求1所述的静电放电保护器件,其特征在于,所述第三掺杂区位于所述栅极结构和所述第四掺杂区之间,所述第三掺杂区和所述第四掺杂区沿所述栅极结构下方的导电沟槽的宽度方向伸长。

7.如权利要求1所述的静电放电保护器件,其特征在于,所述栅极结构与所述第一掺杂区之间的基底顶部、所述栅极结构与所述第二掺杂区之间的基底顶部、以及所述第一掺杂区和所述第二掺杂区之间的基底顶部均形成有隔离结构;和/或,所述第三掺杂区和所述第四掺杂区之间的基底顶部形成有隔离结构。

8.如权利要求1所述的静电放电保护器件,其特征在于,所述栅极结构的第一侧壁与隔离结构接触,所述栅极结构的第二侧壁与所述第三掺杂区接触。

9.如权利要求1至8任一项所述的静电放电保护器件,其特征在于,所述第一导电类型为N型,所述第二导电类型为P型。

10.如权利要求1至8任一项所述的静电放电保护器件,其特征在于,所述第一电位端为阳极端,所述第二电位端为阴极端。

...

【技术特征摘要】

1.一种静电放电保护器件,其特征在于,包括基底和位于所述基底上的栅极结构;

2.如权利要求1所述的静电放电保护器件,其特征在于,所述第一阱区、所述第二阱区和所述第三掺杂区构成第一寄生三极管;所述第二掺杂区、所述第一阱区和所述第二阱区构成第二寄生三极管;所述第一寄生三极管和所述第二寄生三极管共用所述第一阱区和所述第二阱区,且共同用于静电放电。

3.如权利要求2所述的静电放电保护器件,其特征在于,所述第一阱区、所述第二阱区和所述第三掺杂区分别作为所述第一寄生三极管的集电极、基极和发射极;所述第二阱区、所述第一阱区和所述第二掺杂区分别作为所述第二寄生三极管的集电极、基极和发射极。

4.如权利要求1所述的静电放电保护器件,其特征在于,所述第一掺杂区和所述第二掺杂区沿着所述栅极结构下方的导电沟道的宽度方向排布。

5.如权利要求4所述的静电放电保护器件,其特征在于,所述第一掺杂区的两端均形成有所述第二掺杂区。

【专利技术属性】
技术研发人员:黄勇黄璐周婉艺毕睿吴林史海丽郭乐乐朱丽娟
申请(专利权)人:无锡华润上华科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1