【技术实现步骤摘要】
本公开涉及一种半导体器件及其制造方法，并且更具体地，涉及一种dram器件及其制造方法。
技术介绍
1、在dram器件中，可以通过使用在划片道区域(scribe lane region)中形成的套刻标记(overlay key)来形成在芯片区域中形成的结构。套刻标记可以由标记结构和形成在其间的沟槽组成。
2、然而，芯片区域中的结构可以通过多晶硅回蚀工艺形成，在多晶硅回蚀工艺期间，硅(si)也凹陷在沟槽之下，从而导致异常凹部。
技术实现思路
1、本公开的一个方面提供了一种半导体器件，其改进了在标记结构之间的沟槽的下部部分中的异常凹部，并且在用于形成器件隔离图案的化学机械抛光(cmp)期间，不会由于氧化物密度的增加而产生标记区域的腐蚀(标记侵蚀)。
2、根据一些实施例，一种半导体器件可以包括：衬底；芯片区域，所述芯片区域在所述衬底中；划片道区域，所述划片道区域在所述衬底中；第一有源图案，所述第一有源图案在所述芯片区域中；第一器件隔离图案，所述第一器件隔离图案在所述第一有源图案上；第二有源图案，所述第二有源图案在所述划片道区域中；以及第二器件隔离图案，所述第二器件隔离图案在所述第二有源图案上，其中，所述划片道区域可以与所述芯片区域相邻，其中，所述第一器件隔离图案可以包括第一器件隔离材料，其中，所述第二器件隔离图案可以包括第二器件隔离材料，并且其中，所述第二器件隔离材料可以不同于所述第一器件隔离材料。
3、根据一些实施例，所述第一器件隔离材料可以具有第一蚀
4、根据一些实施例，所述第二蚀刻速率可以小于或等于所述第一蚀刻速率的0.1倍。
5、根据一些实施例，所述第一器件隔离材料可以包括氧化硅，并且，所述第二器件隔离材料可以包括氮化硅、碳氮化硅、硼氮化硅、碳硼氮化硅、多晶硅、掺杂多晶硅、和/或前述项的混合物。
6、根据一些实施例，所述半导体器件还可以包括：位线结构，所述位线结构在所述芯片区域中；以及标记结构，所述标记结构在所述划片道区域中。
7、根据一些实施例，所述位线结构可以包括可堆叠在所述衬底上的第一导电结构、第一阻挡图案、第一金属图案和第一覆盖图案。
8、根据一些实施例，所述标记结构可以包括可堆叠在所述衬底上的绝缘图案、第二导电结构、第二阻挡图案、第二金属图案和第二覆盖图案。
9、根据一些实施例，所述位线结构可以在平行于所述衬底的上表面的第一方向上以第一宽度彼此间隔开，并且可以在与所述第一方向相交的第二方向上延伸。
10、根据一些实施例，所述标记结构可以在平行于所述衬底的所述上表面的所述第一方向上以第二宽度彼此间隔开，并且可以在所述第二方向上延伸。
11、根据一些实施例，所述第二宽度可以大于所述第一宽度。
12、根据一些实施例的半导体器件可以包括：衬底，所述衬底具有芯片区域以及在平面图中围绕所述芯片区域的划片道区域，其中，所述芯片区域包括第一有源图案、在所述第一有源图案上的第一器件隔离图案、以及在所述第一器件隔离图案上并且在相应的所述第一有源图案上的第一栅极结构，其中，所述划片道区域包括第二有源图案和在所述第二有源图案上的第二器件隔离图案，其中，所述第一器件隔离图案包括第一器件隔离材料，其中，所述第二器件隔离图案包括第二器件隔离材料，并且其中，所述第二器件隔离材料相对于所述第一器件隔离材料具有蚀刻选择性。
13、根据一些实施例，每个所述第一栅极结构可以包括在所述第一有源图案和所述衬底上的第一栅极绝缘层、在所述第一栅极绝缘层上的第一栅极电极、以及在所述第一栅极电极上的第一栅极掩模。
14、根据一些实施例，所述第一栅极结构可以在平行于所述衬底的上表面的第一方向上延伸，并且可以在与所述第一方向相交的第二方向上彼此间隔开。
15、根据一些实施例，一种半导体件可以包括：衬底，所述衬底具有芯片区域；以及在平面图中围绕所述芯片区域的划片道区域；位线结构，所述位线结构在所述芯片区域上；以及标记结构，所述标记结构所述在所述划片道区域上，其中，所述芯片区域包括第一有源图案、在所述第一有源图案之间的第一器件隔离图案、以及在所述第一器件隔离图案上并且在相应的所述第一有源图案上的第一栅极结构，其中，所述划片道区域包括第二有源图案和在所述第二有源图案之间的第二器件隔离图案，其中，所述第一器件隔离图案包括第一器件隔离材料，其中，所述第二器件隔离图案包括第二器件隔离材料，并且其中，所述第二器件隔离材料相对于所述第一器件隔离材料具有蚀刻选择性。
16、根据一些实施例，所述位线结构可以在平行于所述衬底的上表面的第一方向上以第一宽度彼此间隔开，并且可以在与所述第一方向相交的第二方向上延伸。
17、根据一些实施例，所述标记结构可以在平行于所述衬底的上表面的第一方向上以第二宽度彼此间隔开，并且可以在与所述第一方向相交的第二方向上延伸。
18、根据一些实施例，所述第一栅极结构可以在平行于所述衬底的上表面的第一方向上延伸，并且可以在与所述第一方向相交的第二方向上彼此间隔开。
19、根据一些实施例，所述半导体器件还可以包括：下部接触插塞，所述下部接触插塞在所述位线结构之间并且在所述第一器件隔离图案以及相应一个所述第一有源图案上；以及上部接触插塞，所述上部接触插塞在所述下部接触插塞上。
20、根据一些实施例，所述半导体器件还可以包括：填充图案，所述填充图案在所述标记结构之间并且在第二器件隔离图案上；以及上部接触层，所述上部接触层在所述第二有源图案和所述标记结构上。
21、根据一些实施例，所述半导体器件还可以包括：电容器，所述电容器在所述上部接触插塞上，其中，所述电容器包括在所述上部接触插塞上的下部电极、在所述下部电极上的电介质层、以及在所述电介质层上的上部电极。
22、一种制造半导体器件的方法，所述方法包括：在具有芯片区域和围绕所述芯片区域的划片道区域的衬底的划片道区域上形成被沟槽彼此间隔开的第二有源图案；在所述第二有源图案之间形成第二器件隔离图案；在所述衬底的芯片区域上形成被开口彼此间隔开的第一有源图案；以及在所述第一有源图案之间形成第一器件隔离图案，其中，所述第一器件隔离图案包括第一器件隔离材料，所述第二器件隔离图案包括第二器件隔离材料，并且所述第二器件隔离材料相对于所述第一器件隔离材料具有蚀刻选择性。
23、所述第二器件隔离材料可以具有在形成所述第一器件隔离图案时相对于所述第一器件隔离材料的蚀刻选择性。
24、所述第二器件隔离材料相对于所述第一器件隔离材料的蚀刻选择性(r＝所述第二器件隔离材料的蚀刻速率/所述第一器件隔离材料的蚀刻速率)可以小于或等于约0.1。
25、所述第一器件隔离材料可以包括氧化硅。
26、所述第二器件隔离材料可以包括氮化硅(si本文档来自技高网...
【技术保护点】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，所述第一器件隔离材料具有第一蚀刻速率，
3.根据权利要求2所述的半导体器件，其中，所述第二蚀刻速率小于或等于所述第一蚀刻速率的0.1倍。
4.根据权利要求1所述的半导体器件，其中，所述第一器件隔离材料包括氧化硅，并且
5.根据权利要求1所述的半导体器件，所述半导体器件还包括：
6.根据权利要求5所述的半导体器件，其中，所述位线结构包括堆叠在所述衬底上的第一导电结构、第一阻挡图案、第一金属图案和第一覆盖图案。
7.根据权利要求6所述的半导体器件，其中，所述标记结构包括堆叠在所述衬底上的绝缘图案、第二导电结构、第二阻挡图案、第二金属图案和第二覆盖图案。
8.根据权利要求5所述的半导体器件，其中，所述位线结构在平行于所述衬底的上表面的第一方向上以第一宽度彼此间隔开，并且在与所述第一方向相交的第二方向上延伸。
9.根据权利要求8所述的半导体器件，其中，所述标记结构在平行于所述衬底的上表面的所述第一方向上以第二宽
10.根据权利要求9所述的半导体器件，其中，所述第二宽度大于所述第一宽度。
11.一种半导体器件，所述半导体器件包括：
12.根据权利要求11所述的半导体器件，其中，每个所述第一栅极结构包括在所述第一有源图案和所述衬底上的第一栅极绝缘层、在所述第一栅极绝缘层上的第一栅极电极、以及在所述第一栅极电极上的第一栅极掩模。
13.根据权利要求11所述的半导体器件，其中，所述第一栅极结构在平行于所述衬底的上表面的第一方向上延伸，并且在与所述第一方向相交的第二方向上彼此间隔开。
14.一种半导体器件，所述半导体器件包括：
15.根据权利要求14所述的半导体器件，其中，所述位线结构在平行于所述衬底的上表面的第一方向上以第一宽度彼此间隔开，并且在与所述第一方向相交的第二方向上延伸。
16.根据权利要求14所述的半导体器件，其中，所述标记结构在平行于所述衬底的上表面的第一方向上以第二宽度彼此间隔开，并且在与所述第一方向相交的第二方向上延伸。
17.根据权利要求14所述的半导体器件，其中，所述第一栅极结构在平行于所述衬底的上表面的第一方向上延伸，并且在与所述第一方向相交的第二方向上彼此间隔开。
18.根据权利要求14所述的半导体器件，所述半导体器件还包括：
19.根据权利要求18所述的半导体器件，所述半导体器件还包括：
20.根据权利要求19所述的半导体器件，所述半导体器件还包括：
...【技术特征摘要】
1.一种半导体器件，所述半导体器件包括：
2.根据权利要求1所述的半导体器件，其中，所述第一器件隔离材料具有第一蚀刻速率，
3.根据权利要求2所述的半导体器件，其中，所述第二蚀刻速率小于或等于所述第一蚀刻速率的0.1倍。
4.根据权利要求1所述的半导体器件，其中，所述第一器件隔离材料包括氧化硅，并且
5.根据权利要求1所述的半导体器件，所述半导体器件还包括：
6.根据权利要求5所述的半导体器件，其中，所述位线结构包括堆叠在所述衬底上的第一导电结构、第一阻挡图案、第一金属图案和第一覆盖图案。
7.根据权利要求6所述的半导体器件，其中，所述标记结构包括堆叠在所述衬底上的绝缘图案、第二导电结构、第二阻挡图案、第二金属图案和第二覆盖图案。
8.根据权利要求5所述的半导体器件，其中，所述位线结构在平行于所述衬底的上表面的第一方向上以第一宽度彼此间隔开，并且在与所述第一方向相交的第二方向上延伸。
9.根据权利要求8所述的半导体器件，其中，所述标记结构在平行于所述衬底的上表面的所述第一方向上以第二宽度彼此间隔开，并且在所述第二方向上延伸。
10.根据权利要求9所述的半导体器件，其中，所述第二宽度大于所述第一宽度。
11.一种半导体器件，所述半导体器件包...
【专利技术属性】
技术研发人员：李洋熙，权炳昊，金成垠，金守情，朴钟爀，尹一永，张祐赫，周炳秀，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。