System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种半导体的微纳图案化制备方法及光电成像设备技术_技高网

一种半导体的微纳图案化制备方法及光电成像设备技术

技术编号:41156669 阅读:7 留言:0更新日期:2024-04-30 18:20
本发明专利技术公开了一种半导体的微纳图案化制备方法及光电成像设备,可实现在各种衬底上图案化生长,其生长仅依赖衬底表面的种子层,制备方法简单方便快速,同时可以避免刻蚀过程引入的表面污染影响生长的纳米材料的质量。本发明专利技术包括如下步骤:在清洗好的SiO<subgt;2</subgt;衬底上光刻形成微米线阵列图形。在光刻图案化的SiO<subgt;2</subgt;衬底上蒸镀纳米级厚度的银,将SiO<subgt;2</subgt;上残余的光刻胶去掉。将蒸镀有纳米银的SiO<subgt;2</subgt;衬底置于等离子体清洗机中处理,使其表面的银氧化为氧化银。在有氧化银的SiO<subgt;2</subgt;衬底上旋涂AgBiS<subgt;2</subgt;溶液,在一定温度下退火一定时间,重复三次,得到SiO<subgt;2</subgt;基底上的微纳图案化半导体。采用SiO<subgt;2</subgt;衬底、AgBiS<subgt;2</subgt;线阵列以及覆盖在AgBiS<subgt;2</subgt;线阵列上的金电极组成光电成像设备。

【技术实现步骤摘要】

本专利技术涉及光电探测,具体涉及一种半导体的微纳图案化制备方法及光电成像设备


技术介绍

1、图案化是半导体微电子器件工艺的核心。以硅为例,主要利用自上而下的“生长和刻蚀”路线,即利用光刻工艺减材制造刻蚀掉部分材料实现微纳图案化。过去几十年的技术迭代使得半导体制程工艺可以实现纳米级图案化制程,然而严苛的工艺流程导致成本与技术制约,同时刻蚀过程导致对半导体电学性能的不利影响,制约着未来进一步小尺寸、高性能微电子与集成电路技术的发展。因此,突破传统半导体工艺桎梏,专利技术一种自下而上的增材制造微纳图案化工艺,避免减材刻蚀所带的不利影响,具有重要的意义。

2、另一方面,以纳米线为代表的低维材料及其自组装三维结构,因其特有的结构特点与表面效应,从而具有独特的光学与电学特性,在材料层面突破传统硅基与薄膜微电子器件的性能局限,尤其在光电探测与成像应用领域具有重要潜力。因此,研究光敏半导体纳米结构的图案化制备对下一代光电子器件具有重要意义。目前,已经开发出许多纳米组装策略,包括合成后组装和原位外延生长等,通过配置大规模晶体纳米线平行排列或随机网络薄膜来解决可扩展性和可集成性问题。合成后组装,如接触印刷和液相沉积,通常用于将纳米线组装成高性能电子和光电子器件;例如,利用微接触压印制备亲疏水基底,然后选择性地衬底氧化锆纳米颗粒,得到了氧化锆颗粒微阵列。原位外延生长,绕过复杂的两部组装过程,以自下而上的方式研究以为材料并探索其功能器件。例如,在某些情况下,具有可控晶体取向的氮化镓纳米线生长在蓝宝石的特定晶面上。此外,纳米材料的图案还可采用与硅基工艺类似的自上而下“生长和刻蚀”路线,即利用减材制造并进一步刻蚀掉不需要的部分来实现纳米材料的图案化。例如,采用电子束光刻技术在硅片表面实现了铂纳米颗粒微阵列的制备。

3、agbis2是一种环境友好型i-v-vi2族三元半导体材料,其在可见光至近红外区域具有较宽的吸收光谱(300-1600nm),极高的光吸收系数,并且在短波红外区域能够突破硅基器件的光谱吸收局限,在光电探测领域具有巨大的应用潜力。现阶段agbis2光电器件技术局限在纳米颗粒溶胶薄膜方法,针对该新型半导体的微纳图案化制备及成像应用尚未有报道。

4、纳米材料合成后组装方法成本高和工艺复杂,对材料和基底具有选择性,难以实现高分辨图案化;原位外延生长过程中,总是涉及到高生长温度、严格的原子平面和多平面衬底要求以及异质外延关系,这给材料加工增加了明显的复杂性;自上而下的“生长和刻蚀”路线,增加了工艺的复杂程度,同时,刻蚀过程引入的表面污染会影响纳米材料的质量。

5、因此,需要寻找合适的材料及生长策略来解决当前纳米半导体材料图案化制备所面临的挑战。


技术实现思路

1、有鉴于此,本专利技术提供了一种半导体的微纳图案化制备方法及光电成像设备,可实现在各种衬底上图案化生长,其生长仅依赖衬底表面的种子层,制备方法简单方便快速,同时可以避免刻蚀过程引入的表面污染影响生长的纳米材料的质量。

2、为达到上述目的,本专利技术提供的一种半导体的微纳图案化制备方法,包括如下步骤:

3、s100,清洗sio2衬底。

4、s200,在清洗好的sio2衬底上光刻形成微米线阵列图形。

5、s300,在光刻图案化的sio2衬底上蒸镀纳米级厚度的银,将sio2上残余的光刻胶去掉。

6、s400,将蒸镀有纳米银的sio2衬底置于等离子体清洗机中处理,使其表面的银氧化为氧化银。

7、s500,在有氧化银的sio2衬底上旋涂agbis2溶液,在一定温度下退火一定时间,重复三次此步骤,得到sio2基底上的微纳图案化半导体。

8、优选地,s100,清洗sio2衬底,具体为:针对sio2衬底依次使用丙酮、水、乙醇超声清洗30分钟。

9、优选地,s200,在清洗好的sio2衬底上光刻形成微米线阵列图形,其中光刻工艺包括匀胶、前烘、曝光以及显影步骤,在清洗干净的sio2衬底上进行光刻微米线阵列图形。

10、进一步地,s300,在光刻图案化的sio2衬底上蒸镀纳米级厚度的银,将sio2上残余的光刻胶去掉,具体为:采用热蒸镀镀膜仪在光刻图案化的sio2衬底上蒸镀10纳米银,然后将衬底放于去胶液中浸泡,使衬底上残余的光刻胶脱落,从而在sio2衬底上形成银微米阵列图案。

11、优选地,s400,将蒸镀有纳米银的sio2衬底置于等离子体清洗机中处理,使其表面的银氧化为氧化银,具体为:设置等离子体清洗机中氧气流量为5sccm,sio2衬底表面的氧化银作为种子层参与反应,即在有氧化银种子层的地方会生长agbis2,没有氧化银种子层的地方不会生长agbis2,从而实现agbis2材料的图案化生长。

12、优选地,agbis2溶液,采用如下方式配置:称取agcl、bicl3、硫脲溶于n,n-二甲基甲酰胺溶液中,搅拌使其混合均匀,其中浓度比为ag:bi:硫脲=1:1:1.8;将带有图案化氧化银种子层的sio2衬底置于匀胶机中以一分钟不低于2500转的速度转60s,旋转过程中滴加混合均匀的agbis2溶液于sio2衬底上,实现旋涂,然后在170-240摄氏度范围内加热5-10分钟,实现加热;重复“旋涂-加热”过程三次,得到sio2基底上的微纳图案化agbis2半导体。

13、本专利技术另外一个实施例还提供了一种半导体的微纳图案化制备的光电成像设备,包括:sio2衬底、agbis2线阵列以及覆盖在agbis2线阵列上的金电极。

14、采用上述的半导体的微纳图案化制备方法将agbis2线阵列制备在sio2衬底上。

15、agbis2线阵列其中的线宽不高于20微米,线间距不高于30微米。

16、多个金电极垂直排列在agbis2线阵列上方,其中相邻金电极距离不大于100微米,金电极的厚度为50-100纳米之间。

17、优选地,agbis2线阵列的线间距为20微米,线宽为10微米。

18、优选地,每两个金电极间距离为50微米,且每两个金电极及其之间的线阵列组成一个器件;每个器件中含有16根线阵列。

19、优选地,采用热蒸镀的方法在整齐排列的agbis2线阵列上蒸镀金电极,金电极的厚度为50纳米。

20、有益效果:

21、1:本专利技术提供的一种半导体的微纳图案化制备方法,可以实现在任意基底上生长,克服对基底的选择性;本专利技术提供的一种微纳图案化制备方法,agbis2的生长主要依赖于衬底表面的氧化银种子层,即agbis2只生长在有氧化银种子层的地方,没有氧化银种子层的地方不会生长氧化银,从而可以实现在任意衬底上图案化生长,其生长仅依赖衬底表面的种子层,制备方法简单方便快速。

22、2:本专利技术提供的一种半导体的微纳图案化制备方法,是一种自下而上的图案化制备方法,制备方法简单方便快速,成本低,同时可以避免自上而下刻蚀过程引入表面污染且耗时的问题;本发本文档来自技高网...

【技术保护点】

1.一种半导体的微纳图案化制备方法,其特征在于,包括如下步骤:

2.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述S100,清洗SiO2衬底,具体为:针对所述SiO2衬底依次使用丙酮、水、乙超声清洗30分钟。

3.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述S200,在清洗好的所述SiO2衬底上光刻形成微米线阵列图形,其中光刻工艺包括匀胶、前烘、曝光以及显影步骤,在清洗干净的SiO2衬底上进行光刻微米线阵列图形。

4.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述S300,在光刻图案化的SiO2衬底上蒸镀纳米级厚度的银,将SiO2上残余的光刻胶去掉,具体为:采用热蒸镀镀膜仪在光刻图案化的SiO2衬底上蒸镀10纳米银,然后将衬底放于去胶液中浸泡,使衬底上残余的光刻胶脱落,从而在SiO2衬底上形成银微米阵列图案。

5.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述S400,将蒸镀有纳米银的SiO2衬底置于等离子体清洗机中处理,使其表面的银氧化为氧化银,具体为:设置等离子体清洗机中氧气流量为5sccm,SiO2衬底表面的氧化银作为种子层参与反应,即在有氧化银种子层的地方会生长AgBiS2,没有氧化银种子层的地方不会生长AgBiS2,从而实现AgBiS2材料的图案化生长。

6.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述AgBiS2溶液,采用如下方式配置:

7.一种半导体的微纳图案化制备的光电成像设备,其特征在于,包括:SiO2衬底(1)、AgBiS2线阵列(4)以及覆盖在AgBiS2线阵列上的金电极(5);

8.如权利要求4所述的一种半导体的微纳图案化制备的光电成像设备,其特征在于,所述AgBiS2线阵列(4)的线间距为20微米,线宽为10微米。

9.如权利要求4所述的一种半导体的微纳图案化制备的光电成像设备,其特征在于,每两个金电极间距离为50微米,且每两个金电极(5)及其之间的线阵列组成一个器件;每个器件中含有16根线阵列。

10.如权利要求4所述的一种半导体的微纳图案化制备的光电成像设备,其特征在于,采用热蒸镀的方法在整齐排列的AgBiS2线阵列上蒸镀金电极(5),金电极(5)的厚度为50纳米。

...

【技术特征摘要】

1.一种半导体的微纳图案化制备方法,其特征在于,包括如下步骤:

2.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述s100,清洗sio2衬底,具体为:针对所述sio2衬底依次使用丙酮、水、乙超声清洗30分钟。

3.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述s200,在清洗好的所述sio2衬底上光刻形成微米线阵列图形,其中光刻工艺包括匀胶、前烘、曝光以及显影步骤,在清洗干净的sio2衬底上进行光刻微米线阵列图形。

4.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述s300,在光刻图案化的sio2衬底上蒸镀纳米级厚度的银,将sio2上残余的光刻胶去掉,具体为:采用热蒸镀镀膜仪在光刻图案化的sio2衬底上蒸镀10纳米银,然后将衬底放于去胶液中浸泡,使衬底上残余的光刻胶脱落,从而在sio2衬底上形成银微米阵列图案。

5.如权利要求1所述的一种半导体的微纳图案化制备方法,其特征在于,所述s400,将蒸镀有纳米银的sio2衬底置于等离子体清洗机中处理,使其表面的银氧化为氧化银,具体为:设置等离子体清洗机中氧...

【专利技术属性】
技术研发人员:沈国震苗雨王卓然
申请(专利权)人:北京理工大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1