【技术实现步骤摘要】
本专利技术涉及一种具有均匀沟道长度的碳化硅功率半导体器件及其制造方法。
技术介绍
1、功率半导体器件，例如igbt(绝缘栅极双极型晶体管)、功率mosfet(金属氧化物半导体场效应晶体管)和各种类型的晶闸管，是电力电子领域中的重要元件，功率半导体器件正在被开发以满足各种工业领域和汽车应用中的各种需求(例如，高击穿电压、低传导损耗、高开关速度、低开关损耗等)。
2、作为用于制造功率半导体器件的材料，由于碳化硅(sic)具有与硅(si)相比10倍的最大临界电场和3倍的能带间隙，因此制造具有高击穿电压(bv)的优异功率半导体器件是有优势的。由于这个原因，正在进行对工艺或结构的各种研究，以实现sic功率半导体器件。
3、图1是根据现有技术的碳化硅功率mosfet的剖视图。
4、参考图1，碳化硅功率mosfet是用半导体基板制造的，该半导体基板是在n+导电型碳化硅半导体基板50上形成的外延生长的n-导电型漂移区域20。在半导体基板的表面区域上形成mos结构。
5、在形成有mos结构的半导体基板的表面区域中，形成多个p导电型的主体区域30使得在水平方向上相互间隔开，在半导体上形成栅极氧化物47使得横跨相邻的主体区域30，并且在栅极氧化物47上形成栅极电极49。
6、在主体区域30中，形成n+导电型的源极区域40使得与栅极电极49的边缘对应，并且与源极区域40接触地形成p+导电型的接触区域32。在半导体基板上形成源极金属45以与源极区域40和接触区域32电连接。此外，在碳化硅半导体基
7、在上述结构中，当对栅极电极49施加适当的电压时，在主体区域30中在位于栅极电极49下方的沟道区域中形成反转层(inversion layer)，碳化硅功率mosfet作为晶体管工作。
8、在由硅制成的功率mosfet的情况下，由于首先形成栅极结构，并且可以使用栅极结构作为掩模来形成n+导电型源极区域40，因此可以应用自对准工艺。
9、然而，在由碳化硅制成的功率mosfet的情况下，在向半导体基板注入离子后，必须进行约1500度或更高的高温热加工，因此，在形成栅极结构之前，必须形成诸如主体区域30、源极区域40和接触区域32的移植区域。
10、由于这个原因，很难将自对准工艺应用于碳化硅功率mosfet，由于在形成主体区域30和源极区域40时应使用单独的掩模，所以在照相工序期间，由于错位，两边的沟道长度(图1中的lch1和lch2)会变得不均匀(lch1≠lch2)。
11、这样，如果在碳化硅功率mosfet的晶体管单元中沟道长度不对称，则在开启/关闭以及导通期间发生每个晶体管单元的电流密度的偏差，并且由于瞬态下过流导通区域的热应力，器件的耐久性(ruggedness)被削弱。
12、上述相关技术是专利技术人为推导本专利技术而掌握的技术信息，或在本专利技术的推导过程中获得的技术信息，不一定是在本专利技术提交前向公众公开的已知技术。
技术实现思路
1、本专利技术提供一种碳化硅功率半导体器件及其制造方法，能够通过均匀化沟道长度以防止在开启/关闭和导通期间每个晶体管单元的电流密度的变化来提高器件的耐久性。
2、本专利技术提供一种碳化硅功率半导体器件及其制造方法，能够通过共用用于形成源极区域和低电阻区域的掩模和用于形成jeft区域的掩模，来减少制造功率半导体器件时所需的掩模数量并降低制造工艺的复杂度。
3、通过以下描述，本专利技术的其他目的将很容易理解。
4、根据本专利技术的一个方面，提供一种功率半导体器件。该功率半导体器件可以包括：第一导电型的漂移区域；多个第二导电型的主体区域，所述多个第二导电型的主体区域在水平方向上以预设间隔宽度ws相互间隔开地形成在漂移区域的上部区域中；第一导电型的jeft区域和第一导电型的低电阻区域，所述第一导电型的jeft区域和所述第一导电型的低电阻区域形成在相邻的主体区域之间的分隔空间中，使得它们的侧表面与相邻的主体区域接触；以及第一导电型的源极区域，所述第一导电型的源极区域形成在与低电阻区域接触的主体区域中的表面区域中，使得与低电阻区域间隔开预设沟道长度，其中，jeft区域以与间隔宽度ws相等的宽度形成在分隔空间的下部区域中，并且低电阻区域与jeft区域接触地形成在分隔空间的上部区域中，其中所述低电阻区域在第一方向上与相邻的主体区域以重叠的长度ol1形成横向方向上的重叠区域，所述低电阻区域在与第一方向相反的第二方向上与相邻的主体区域以重叠的长度ol2形成横向方向上的重叠区域，从而宽度长度形成为ws+ol1+ol2，其中所述低电阻区域与相邻的主体区域形成的重叠长度ol1和ol2不一致。
5、在一个实施例中，所述漂移区域可以在所述第一导电型的碳化硅基板上外延生长。
6、在一个实施例中，可以分别通过应用相同的掩模来形成所述jeft区域、所述低电阻区域和所述源极区域，在形成jeft区域的工序中，在不重叠的低电阻区域的下部区域中形成所述第一导电型的jfet区域，可以将所述第一导电型的杂质注入到重叠的低电阻区域的下部区域，并且还注入到源极区域的下部区域，其中用于形成jeft区域的杂质浓度可以设定为与主体区域的杂质浓度相比相对较低，以使横向方向上的在主体区域中的第二导电型的杂质浓度可以通过第一导电型的杂质注入而变得不均匀的同时，第二导电型的主体区域的杂质浓度保持为第二导电型的主体区域。
7、在一个实施例中，通过离子注入形成的主体区域、jeft区域、低电阻区域和源极区域的剂量可以具有低电阻区域＝源极区域>主体区域>jeft区域的关系。
8、在一个实施例中，重叠长度ol1和ol2中的每一个可以是0到预设极限值的范围内的值，并且限制低电阻区域相对于jeft区域在横向方向上可移动的区域的范围的极限值可以设定为等于或相对大于对形成源极区域和主体区域的光刻工艺预设的错位余量的值。
9、在一个实施例中，主体区域是通过al离子注入而形成的，所述源极区域和低电阻区域可以通过n(氮)和ph(磷)中的至少一者的离子注入而形成。
10、在一个实施例中，jeft区域可以通过在从低电阻区域的底部深度到主体区域的底部深度的中间位置处以1e12/cm2或更高且小于1e13/cm2的剂量注入第一导电型离子来形成。
11、在一个实施例中，所述功率半导体器件可以是mosfet或绝缘栅极双极晶体管。
12、根据本专利技术的另一方面，提供一种功率半导体器件的制造方法。所述方法可以包括：(a)在第一导电型的碳化硅基板上外延生长的漂移区域的上部区域中在水平方向上以预设分隔宽度ws相互间隔开地形成多个第二导电型的主体区域；(b)通过使用第一掩模的第一导电型的离子注入，在相邻的主体区域之间的分隔空间的上部区域中形成第一导电型的低电阻区域，使它们的侧表面与相邻的主体区域接触，并在与低电阻区域接触的主体区域中的表面区域中形本文档来自技高网...
【技术保护点】
1.一种功率半导体器件，包括：
2.根据权利要求1所述的功率半导体器件，其中，所述漂移区域在第一导电型的碳化硅基板上外延生长。
3.根据权利要求1所述的功率半导体器件，其中，重叠长度OL1和重叠长度OL2中的每一个是0到预设的极限值的范围内的值，
4.根据权利要求1所述的功率半导体器件，其中，所述主体区域是通过Al离子注入而形成的。
5.根据权利要求1的功率半导体器件，其中，所述源极区域和所述低电阻区域通过氮(N)和磷(Ph)中的至少一者的离子注入而形成。
6.根据权利要求1所述的功率半导体器件，其中，所述JEFT区域是通过在从所述低电阻区域的底部深度到所述主体区域的底部深度的中间位置处以1e12/cm2以上且小于1e13/cm2的剂量注入第一导电型离子而形成的。
7.根据权利要求1所述的功率半导体器件，其中，所述功率半导体器件是MOSFET。
8.根据权利要求1所述的功率半导体器件，其中，所述功率半导体器件是绝缘栅极双极晶体管。
9.一种功率半导体器件的制造方法，包括：
11.根据权利要求9所述的功率半导体器件的制造方法，其中，通过离子注入形成的所述主体区域、所述JEFT区域、所述低电阻区域和所述源极区域的剂量具有低电阻区域＝源极区域＞主体区域＞JEFT区域的关系。
12.根据权利要求9所述的功率半导体器件的制造方法，其中，重叠长度OL1和重叠长度OL2中的每一个是0到预设的极限值的范围内的值，
...【技术特征摘要】
1.一种功率半导体器件，包括：
2.根据权利要求1所述的功率半导体器件，其中，所述漂移区域在第一导电型的碳化硅基板上外延生长。
3.根据权利要求1所述的功率半导体器件，其中，重叠长度ol1和重叠长度ol2中的每一个是0到预设的极限值的范围内的值，
4.根据权利要求1所述的功率半导体器件，其中，所述主体区域是通过al离子注入而形成的。
5.根据权利要求1的功率半导体器件，其中，所述源极区域和所述低电阻区域通过氮(n)和磷(ph)中的至少一者的离子注入而形成。
6.根据权利要求1所述的功率半导体器件，其中，所述jeft区域是通过在从所述低电阻区域的底部深度到所述主体区域的底部深度的中间位置处以1e12/cm2以上且小于1e13/cm2的剂量注入第一导电型离子而形成的。
<...【专利技术属性】
技术研发人员：吴侊勋，郑镇荣，金秀圣，
申请(专利权)人：特瑞诺科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。