【技术实现步骤摘要】
本专利技术涉及半导体封装，具体而言，涉及一种基于异质异构封装的小型化信号处理sip模组。
技术介绍
1、如今半导体ic集成度受限于工艺制程，摩尔定律逐渐不再适用，单片电路的集成规模接近极限，导致芯片的处理能力和i/o传输能力受到限制。而在当今的通信信号处理领域中，系统上既要满足海量数据的高速传输/处理，又要满足高可靠性、高稳定性要求，特别是航空航天领域，设备的小型轻量化、低功耗一直备受瞩目。然而，基于pcb板的常规二次集成，如处理器+ad/da转换器+通信接口+储存器架构等通过pcb载板的二次集成，其体积大、重量大、功耗高，已不满足当下航天通信电子设备的集成需求。
2、系统级封装(sip)是一种用于将多个集成电路(ic)和无源元件捆绑到一个封装中的方法，它们在该封装下协同工作。这与片上系统(soc)形成对比，而这些芯片上的功能集成到同一芯片中。
3、随着硅单芯片集成度不断提高，对集成电路封装要求更加严格，i/o引脚数急剧增加，功耗也随之增大。为满足发展的需要，在原有封装品种基础上，又增添了新的品种——球栅阵列封装，简称bga(ball grid array package)。bga封装的i/o端子以圆形或柱状焊点按阵列形式分布在封装下面，bga技术的优点是i/o引脚数虽然增加了，但引脚间距并没有减小反而增加了，从而提高了组装成品率；虽然它的功耗增加，但bga能用可控塌陷芯片法焊接，从而可以改善它的电热性能；厚度和重量都较以前的封装技术有所减少；寄生参数(电流大幅度变化时，引起输出电压扰动)减小，信号传输延
4、因此，如何提高通信信号处理模组的封装集成度，是一个热点技术问题。
技术实现思路
1、本专利技术旨在至少解决现有技术中存在基于pcb板的常规二次集成，如处理器+ad/da转换器+通信接口+储存器架构等通过pcb载板的二次集成，其体积大、重量大、功耗高，已不满足当下航天通信电子设备的集成需求的技术问题之一。
2、为此，本专利技术提供了一种基于异质异构封装的小型化信号处理sip模组。
3、本专利技术提出的基于异质异构封装的小型化信号处理sip模组，包括：
4、基板，具有第一面和第二面，所述第一面和第二面相对设置；
5、信号处理电路，设置于所述基板的第一面，所述信号处理电路至少包括处理器芯片、adc芯片、dac芯片和存储器芯片；
6、扇出结构，设置于所述基板的第二面，所述扇出结构用于扇出信号处理电路中各芯片的电源引脚和信号引脚，各芯片的电源引脚和信号引脚通过基板上的铜导线进行电气互连。
7、根据本专利技术上述技术方案的基于异质异构封装的小型化信号处理sip模组，还可以具有以下附加技术特征：
8、在上述技术方案中，所述处理器芯片、adc芯片、dac芯片和存储器芯片平铺布置于所述基板的第一面。
9、在上述技术方案中，所述扇出结构采用全bga阵列。
10、在上述技术方案中，所述扇出结构在基板第二面扇出的连线通过基板内部金属走线和过孔与基板第一面上的芯片进行电气连接。
11、在上述技术方案中，所述基板采用pcb树脂基板。
12、在上述技术方案中，所述pcb树脂基板的第一面设有混合镀层，所述混合镀层包括电镀厚金和化镀薄金。
13、在上述技术方案中，所述sip模组采用塑封方案。
14、在上述技术方案中，所述信号处理电路还包括肖特基二极管，所述肖特基二极管用于实现处理器芯片和dac芯片之间时钟信号电平的匹配。
15、在上述技术方案中，所述存储器芯片包括flash芯片和ddr3芯片，所述flash芯片用于处理器配置程序加载，所述ddr3芯片用于数据存储。
16、在上述技术方案中，所述基板呈正方形结构，所述基板边长不小于1.8mm且不大于2.6mm；
17、所述全bga阵列的最大中心间距不小于1.8mm且不大于2.2mm；
18、全bga阵列中相邻焊球的中心间距不小于0.99mm且不大于1.01mm，焊球直径不小于0.5mm且不大于0.77mm。
19、综上所述，由于采用了上述技术特征，本专利技术的有益效果是：
20、本专利技术通过异质异构高密度集成的封装技术，集成了处理器、储存器、ad/da转换器等器件，提出了一种能够满足工程实际应用需求的sip模组，该sip模组的整体结构能够满足新一代通信电子设备对模块化、高集成度、小型化、低功耗、高可靠信号处理传输模块的需求。
21、本专利技术的附加方面和优点将在下面的描述部分中变得明显，或通过本专利技术的实践了解到。
本文档来自技高网...【技术保护点】
1.一种基于异质异构封装的小型化信号处理SIP模组，其特征在于，包括：
2.根据权利要求1所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述处理器芯片、ADC芯片、DAC芯片和存储器芯片平铺布置于所述基板的第一面。
3.根据权利要求1所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述扇出结构采用全BGA阵列。
4.根据权利要求1所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述扇出结构在基板第二面扇出的连线通过基板内部金属走线和过孔与基板第一面上的芯片进行电气连接。
5.根据权利要求1所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述基板采用PCB树脂基板。
6.根据权利要求5所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述PCB树脂基板的第一面设有混合镀层，所述混合镀层包括电镀厚金和化镀薄金。
7.根据权利要求1所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述SIP模组采用塑封方案。
8.根据权利
9.根据权利要求1所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述存储器芯片包括Flash芯片和DDR3芯片，所述Flash芯片用于处理器配置程序加载，所述DDR3芯片用于数据存储。
10.根据权利要求3所述的基于异质异构封装的小型化信号处理SIP模组，其特征在于，所述基板呈正方形结构，所述基板边长不小于1.8mm且不大于2.6mm；
...【技术特征摘要】
1.一种基于异质异构封装的小型化信号处理sip模组，其特征在于，包括：
2.根据权利要求1所述的基于异质异构封装的小型化信号处理sip模组，其特征在于，所述处理器芯片、adc芯片、dac芯片和存储器芯片平铺布置于所述基板的第一面。
3.根据权利要求1所述的基于异质异构封装的小型化信号处理sip模组，其特征在于，所述扇出结构采用全bga阵列。
4.根据权利要求1所述的基于异质异构封装的小型化信号处理sip模组，其特征在于，所述扇出结构在基板第二面扇出的连线通过基板内部金属走线和过孔与基板第一面上的芯片进行电气连接。
5.根据权利要求1所述的基于异质异构封装的小型化信号处理sip模组，其特征在于，所述基板采用pcb树脂基板。
6.根据权利要求5所述的基于异质异构封装的小型化信号处理sip模组，其特征在于，所述...
【专利技术属性】
技术研发人员：武春风，魏红，胡奇，杜浩铭，杨俊川，
申请(专利权)人：航天科工微电子系统研究院有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。