System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构及其制备方法技术_技高网

一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构及其制备方法技术

技术编号:41112321 阅读:4 留言:0更新日期:2024-04-25 14:04
本发明专利技术公开了一种基于SIC‑VDMOSFET器件的单粒子烧毁加固结构及其制备方法,通过识别出器件中SEB的敏感区域,针对该位置在N型漂移区结构中合理设置二氧化硅阻挡区,在牺牲少量电特性的前提下,通过阻止出现需要同时承受高电应力与热应力的超高瞬时体积功率区域,提高SEB敏感区域的抗单粒子烧毁能力,进而提高器件整体的抗单粒子烧毁能力。本发明专利技术聚焦于电场峰值以及碰撞电离过程,绕开了当前SiC器件的单粒子烧毁机制不明的问题,并具有加固方案相对简单,方案实施更为明确,加固效果受流片工艺线的限制相对较小的特点。

【技术实现步骤摘要】

本专利技术涉及功率半导体器件,具体涉及一种基于sic-vdmosfet器件的单粒子烧毁加固结构及其制备方法。


技术介绍

1、近年来sic外延技术的进步以及电动汽车市场的迅猛增长带来了sic功率半导体器件商业化的迅速推进,在民用领域sic基器件已经对si基器件的市场地位形成了冲击,但因为sic高压功率器件的辐照安全工作区soa只有不到击穿电压的十分之一,所以在民用市场已经证明自己价值的sic垂直双扩散金属氧化物半导体场效应晶体管(sic-vdmosfet)目前仍然不能真正应用于航天工程中。故如何通过器件结构设计在实现单粒子烧毁加固就是其中的重中之重。

2、单粒子效应指在空间环境中的高能离子穿过器件结构时,离子会在过程中损失自身能量,并与器件中的半导体材料发生电离作用激发出大量电子-空穴对。这些额外的电子和空穴就有可能诱发器件失效甚至是直接烧毁,导致了单粒子效应的发生。目前国内外对于sic-vdmosfet器件的单粒子烧毁机制还没有形成统一的认识,但现有的研究结果中几乎全部都肯定了离子入射后形成的电场峰值移动过程以及载流子碰撞电离共同诱导了seb的发生。并且一致认为sic-vdmosfet的seb机制与si-vdmosfet中寄生bjt管开启的机理存在明显不同。

3、近年来随着抗辐加固的技术发展,对于sic-vdmosfet也有多种seb加固方案被提出。例如一种功率器件抗单粒子烧毁加固结构以及制备方法,基于电场调制效应提出了通过设置复合多缓冲层区结构与附加电极结构的功率器件抗单粒子烧毁加固结构以及制备方法。该方法也代表了之前主流的增加n型漂移区与衬底间加缓冲层、扩展p型源区的加固方法。此外还有在漂移区引入少子寿命复合中心等方法。总的来说,这些加固手段都需要牺牲一部分电特性,例如,加缓冲层会提高特征导通电阻,扩展源区会降低正向导通电流密度,引入复合中心会增加反向漏电流密度。且由于加固方案复杂,实现制备困难,加固效果受流片工艺线直接的限制,大多停留在方案理论阶段。

4、例如一种基于离子注入的双极工艺芯片抗电离辐射加固方法,也提出了基于辐射敏感区域的加固方法。虽然其针对的是硅基器件以及总剂量效应,实质上与本专利在抗辐加固设计中面对的是完全不同的对象和要求,但都力求尽可能少的引入新工艺与新结构,从木桶理论出发瞄准敏感区域针对性进行辐射加固,降低单粒子事件发生的可能性。

5、本专利中聚焦于瞬时体积功率及其能量累计损耗占比作为器件是否发生单粒子烧毁seb的重要参量。通过识别功率sic-vdmosfet器件中的seb敏感位置,在器件结构中加设二氧化硅阻挡区将单粒子效应中被激发出的大量电子-空穴对合理分流,阻止电流密度高峰与电场强度密度高峰重合,出现需要同时承受高电应力与热应力的超高瞬时体积功率区域,从而提高seb敏感区域的抗辐射能力,进而提高器件整体的抗单粒子烧毁能力。


技术实现思路

1、本专利技术的目的在于提供一种基于sic-vdmosfet器件的单粒子烧毁加固结构及其制备方法,克服了sic高压功率器件的辐照安全工作区soa过低,难以在航天任务中使用的问题,以及现有加固方案过于复杂,加固效果受流片工艺线直接的限制的问题。

2、本专利技术提出的抗单粒子烧毁的加固方法,首先识别出器件中seb的敏感区域,针对该位置在n型漂移区结构中合理设置二氧化硅阻挡区,在牺牲少量电特性的前提下,通过阻止出现需要同时承受高电应力与热应力的超高瞬时体积功率区域,提高seb敏感区域的抗单粒子烧毁能力,进而提高器件整体的抗单粒子烧毁能力。

3、本加固方法通过聚焦于电场峰值以及碰撞电离过程,绕开了当前sic器件的单粒子烧毁机制不明的问题,具有加固方案相对简单,方案实施更为明确,加固效果受流片工艺线的限制相对较小的特点。

4、为了达到上述的目的,本专利技术提供一种基于sic-vdmosfet器件的单粒子烧毁加固结构,在器件颈区下方n型漂移区内设置二氧化硅阻挡区。

5、上述一种基于sic-vdmosfet器件的单粒子烧毁加固结构设计方法,包括步骤如下:

6、步骤一、通过参数扫描针对需要进行抗辐加固设计的器件建立tcad器件模型及其入射离子模型,并对模型进行网格划分来保证仿真结果精确可靠;

7、步骤二、通过仿真沿着器件结构垂直表面入射高能离子,确定各个位置的seb电压阈值,从而得到器件的seb敏感区域;

8、步骤三、在敏感区域的n型漂移区内设置二氧化硅阻挡区;

9、步骤四、通过仿真测试不同二氧化硅阻挡区方案的抗单粒子烧毁能力,并考虑实际工艺能力得到最优的阻挡区位置、厚度、深度以及多块二氧化硅阻挡区相对位置;

10、步骤五、通过对执行上述设计后生产得到的抗单粒子烧毁sic-vdmosfet器件进行单粒子辐照实验,确认其抗单粒子烧毁的能力。

11、上述一种基于sic-vdmosfet器件的单粒子烧毁加固结构设计方法,其中,所述步骤三中,sic-vdmosfet器件的敏感区域位于颈区。

12、上述一种基于sic-vdmosfet器件的单粒子烧毁加固结构设计方法,其中,所述步骤三中,阻挡区是单层单块结构或多层多块结构。

13、上述一种基于sic-vdmosfet器件的单粒子烧毁加固结构制备方法,包括步骤如下:

14、步骤一、制备sic-vdmosfet器件n型衬底;

15、步骤二、在所述衬底区域首先外延确定厚度的n型漂移区;

16、步骤三、在步骤二所获得的漂移区上获得光刻图形后通过干氧或者淀积得到所需要的二氧化硅阻挡区;

17、步骤四、再进行n型漂移区的外延;

18、步骤五、根据具体加固结构,重复执行步骤三和步骤四,直至将含有二氧化硅阻挡区的n型漂移区全部制备完成;

19、步骤六、通过干氧制备栅氧层,并淀积多晶硅形成栅极;

20、步骤七、通过离子注入以及激活形成p型基区,再通过离子注入及激活制备n型源极以及与源极短接的p型重掺杂的基区电极,并淀积金属,完成sic-vdmosfet器件有源区结构的制备。

21、与现有技术相比,本专利技术的技术有益效果是:

22、1、本专利技术基本没有引入新工艺与新结构,从木桶理论出发瞄准敏感区域针对性进行辐射加固,降低单粒子事件发生的可能性,具有加固方案相对简单,可执行性强的特点;

23、2、本专利技术聚焦于电场峰值以及碰撞电离过程,绕开了当前sic器件的单粒子烧毁机制不明的问题,针对seb敏感位置设置二氧化硅阻挡区,通过阻止出现需要同时承受高电应力与热应力的超高瞬时体积功率区域,提高seb敏感区域的抗单粒子烧毁能力,进而提高器件整体的抗单粒子烧毁能力。跳出原有的增加n型漂移区与衬底间加缓冲层、扩展p型源区的加固方法,提出新观点,开辟新道路;

24、3、本专利技术中由于引入的是二氧化硅材料,其热氧与淀积工艺目前已较为成熟,不依赖浓度梯度分布,也就更不本文档来自技高网...

【技术保护点】

1.一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构,其特征在于,在器件颈区下方N型漂移区内设置二氧化硅阻挡区。

2.一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构设计方法,其特征在于,包括步骤如下:

3.如权利要求2所述的一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构设计方法,其特征在于,所述步骤三中,SiC-VDMOSFET器件的敏感区域位于颈区。

4.如权利要求2所述的一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构设计方法,其特征在于,所述步骤三中,阻挡区是单层单块结构或多层多块结构。

5.一种基于SIC-VDMOSFET器件的单粒子烧毁加固结构制备方法,其特征在于,包括步骤如下:

【技术特征摘要】

1.一种基于sic-vdmosfet器件的单粒子烧毁加固结构,其特征在于,在器件颈区下方n型漂移区内设置二氧化硅阻挡区。

2.一种基于sic-vdmosfet器件的单粒子烧毁加固结构设计方法,其特征在于,包括步骤如下:

3.如权利要求2所述的一种基于sic-vdmosfet器件的单粒子烧毁加固结构设计方法,其特征在...

【专利技术属性】
技术研发人员:秦林生金森磊马林东王昆黍汪波梁晓雯孔泽斌刘元琚安安陈凡祝伟明余学峰郭旗
申请(专利权)人:上海精密计量测试研究所
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1