【技术实现步骤摘要】
实施例涉及三维半导体存储器装置和包括该三维半导体存储器装置的电子系统。具体地，实施例可以涉及包括垂直沟道结构的非易失性三维半导体存储器装置、制造该非易失性三维半导体存储器装置的方法以及包括该非易失性三维半导体存储器装置的电子系统。
技术介绍
1、作为电子系统的一部分，需要能够存储大量数据的半导体装置。期望半导体装置的更高集成度以满足消费者对大数据存储容量、优异性能和低廉价格的需求。在二维或平面半导体装置的情况下，它们的集成度主要由单位存储器单元占据的面积决定。因此，精细图案形成技术的程度极大地影响集成度。然而，增加图案精细度所需的极其昂贵的工艺设备对增加二维或平面半导体装置的集成度设定了实际限制。因此，最近已经提出了包括三维布置的存储器单元的三维半导体存储器装置。
技术实现思路
1、实施例提供了一种具有改善的电特性和可靠性特性的三维半导体存储器装置，以及一种降低制造三维半导体存储器装置的工艺中的工艺难度和成本的方法。
2、根据实施例，可以提供包括三维半导体存储器装置的电子系统。
3、根据实施例，三维半导体存储器装置可以包括：第一基底，包括单元阵列区域和从单元阵列区域延伸的接触区域；堆叠件，包括层间绝缘层和栅电极，层间绝缘层和栅电极交替地堆叠在第一基底上，栅电极中的每个在接触区域上具有垫部；绝缘层，设置为包围堆叠件；虚设垫，设置在垫部上；源极结构，设置在单元阵列区域的第一基底与堆叠件之间；以及第一垂直沟道结构，设置在单元阵列区域上以填充穿透堆叠件和源极结构的垂
4、根据实施例，三维半导体存储器装置可以包括：第一基底，包括单元阵列区域和从单元阵列区域延伸的接触区域；外围电路结构，在第一基底上，外围电路结构包括形成在第一基底上的外围电路晶体管和连接到外围电路晶体管的第一接合垫；堆叠件，包括交替堆叠在外围电路结构上的层间绝缘层和栅电极，栅电极中的每个具有在接触区域上的垫部；垂直沟道结构，设置在单元阵列区域上以填充穿透堆叠件的垂直沟道孔；绝缘层，包围堆叠件；虚设垫，设置在垫部下方；第二基底，在堆叠件上；单元接触插塞，穿透绝缘层和虚设垫；导电线，连接到单元接触插塞；位线，连接到垂直沟道结构；以及第二接合垫，连接到导电线和位线，并且接合到第一接合垫以形成单个物体。栅电极可以包括第一栅电极和第二栅电极，第一栅电极与虚设垫竖直间隔开，第二栅电极在平行于第一基底的顶表面的第一方向上与虚设垫间隔开。层间绝缘层中的一个层间绝缘层可以置于第一栅电极和虚设垫之间，单元接触插塞可以接触栅电极。虚设垫可以通过单元接触插塞中的一个单元接触插塞电连接到外围电路结构。
5、根据实施例，电子系统可以包括三维半导体存储器装置和控制器，三维半导体存储器装置包括：第一基底，包括单元阵列区域和从单元阵列区域延伸的接触区域；外围电路结构，在第一基底上；单元阵列结构，在外围电路结构上；绝缘层，覆盖单元阵列结构，以及输入/输出垫，设置在绝缘层上，并电连接到外围电路结构，控制器通过输入/输出垫电连接到三维半导体存储器装置，并且被配置为控制三维半导体存储器装置。单元阵列结构可以包括：第二基底，在外围电路结构上；堆叠件，包括交替地堆叠在第二基底上的层间绝缘层和栅电极，栅电极中的每个包括在接触区域上的垫部；虚设垫，设置在垫部上；垂直沟道结构，设置在单元阵列区域上以填充穿透堆叠件的垂直沟道孔；以及单元接触插塞，穿透绝缘层和虚设垫。栅电极可以包括与虚设垫竖直间隔开的第一栅电极以及在平行于第一基底的顶表面的第一方向上与虚设垫间隔开的第二栅电极。层间绝缘层中的一个层间绝缘层可以置于虚设垫和第一栅电极之间。虚设垫的底表面可以与层间绝缘层中的所述一个层间绝缘层接触，并且虚设垫可以通过单元接触插塞电连接到控制器。
本文档来自技高网...【技术保护点】
1.一种三维半导体存储器装置，所述三维半导体存储器装置包括：
2.根据权利要求1所述的三维半导体存储器装置，其中，绝缘层覆盖虚设垫的顶表面。
3.根据权利要求2所述的三维半导体存储器装置，其中，虚设垫包括与第二垫部相邻的第一侧表面和与第一侧表面相对的第二侧表面，并且
4.根据权利要求3所述的三维半导体存储器装置，其中，第二侧表面与层间绝缘层中的所述一个层间绝缘层的侧表面和第一垫部的侧表面对齐。
5.根据权利要求1所述的三维半导体存储器装置，其中，虚设垫将层间绝缘层中的所述一个层间绝缘层的连接部分暴露于外部。
6.根据权利要求1所述的三维半导体存储器装置，其中，层间绝缘层中的所述一个层间绝缘层的连接部分接触绝缘层。
7.根据权利要求1所述的三维半导体存储器装置，其中，虚设垫包括与栅电极的材料相同的材料。
8.根据权利要求1所述的三维半导体存储器装置，其中，虚设垫的厚度大于第二垫部的厚度。
9.根据权利要求1所述的三维半导体存储器装置，其中，源极结构包括顺序堆叠在第一基底上的第一源极导电图
10.根据权利要求9所述的三维半导体存储器装置，所述三维半导体存储器装置还包括：
11.根据权利要求10所述的三维半导体存储器装置，其中，第二垂直沟道结构穿透虚设垫。
12.根据权利要求1所述的三维半导体存储器装置，所述三维半导体存储器装置还包括穿透绝缘层和虚设垫的单元接触插塞，
13.一种三维半导体存储器装置，所述三维半导体存储器装置包括：
14.根据权利要求13所述的三维半导体存储器装置，其中：
15.根据权利要求14所述的三维半导体存储器装置，其中，层间绝缘层中的所述一个层间绝缘层的连接部分接触绝缘层。
16.根据权利要求13所述的三维半导体存储器装置，其中，虚设垫的底表面的水平低于第二栅电极的底表面的水平。
17.根据权利要求13所述的三维半导体存储器装置，其中，绝缘层覆盖虚设垫的底表面。
18.根据权利要求13所述的三维半导体存储器装置，其中，绝缘层还覆盖虚设垫的侧表面。
19.一种电子系统，所述电子系统包括：
20.根据权利要求19所述的电子系统，其中：
...【技术特征摘要】
1.一种三维半导体存储器装置，所述三维半导体存储器装置包括：
2.根据权利要求1所述的三维半导体存储器装置，其中，绝缘层覆盖虚设垫的顶表面。
3.根据权利要求2所述的三维半导体存储器装置，其中，虚设垫包括与第二垫部相邻的第一侧表面和与第一侧表面相对的第二侧表面，并且
4.根据权利要求3所述的三维半导体存储器装置，其中，第二侧表面与层间绝缘层中的所述一个层间绝缘层的侧表面和第一垫部的侧表面对齐。
5.根据权利要求1所述的三维半导体存储器装置，其中，虚设垫将层间绝缘层中的所述一个层间绝缘层的连接部分暴露于外部。
6.根据权利要求1所述的三维半导体存储器装置，其中，层间绝缘层中的所述一个层间绝缘层的连接部分接触绝缘层。
7.根据权利要求1所述的三维半导体存储器装置，其中，虚设垫包括与栅电极的材料相同的材料。
8.根据权利要求1所述的三维半导体存储器装置，其中，虚设垫的厚度大于第二垫部的厚度。
9.根据权利要求1所述的三维半导体存储器装置，其中，源极结构包括顺序堆叠在第一基底上的第一源极导电图案和第二源极导电图案...
【专利技术属性】
技术研发人员：李昇珉，李大永，李善伊，崔在镐，
申请(专利权)人：三星电子株式会社，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。