【技术实现步骤摘要】
本专利技术涉及集成电路，特别涉及一种套刻检测方法。
技术介绍
1、在半导体器件的制备过程中通常需要形成上下叠层的多个膜层，并在相应的膜层中形成各种元件，其中上下叠层的膜层中当层和前层需要对准，以便在当层中形成的某个元件与下层的某个元件上下对应或上下连接等，因此上下层之间的套刻(overlay)成为影响器件性能的重要因素。
2、在半导体器件中，通常是通过在互连层上的介质层内形成通孔（via）并填充导电材料进而形成互连结构来实现层间电连接的。对于高深宽比的通孔结构来说，光刻工艺的套刻很具有挑战性，同时在开发初期通过套刻对准标记（overlay mark）得到的量测数据真实性也需要与芯片（chip）内实际有效结构进行校准。传统的校准方式是在高深宽比结构形成后进行透射电子显微镜(transmission electron microscope，tem)量测和分析，以判断上层通孔与下层互连层是否出现超出规格的对准偏移。然而，采用tem量测方式虽然可以得到较为准确的结果，但耗时耗力成本高，可以分析的样品数量非常有限。
【技术保护点】
1.一种套刻检测方法，其特征在于，包括：
2.根据权利要求1所述的套刻检测方法，其特征在于，所述下层互连层上还形成有上层扩散阻挡层，所述上层介质层覆盖所述上层扩散阻挡层。
3.根据权利要求2所述的套刻检测方法，其特征在于，先采用湿法刻蚀工艺去除所述上层介质层，再采用干法刻蚀工艺去除所述上层扩散阻挡层。
4.根据权利要求1所述的套刻检测方法，其特征在于，所述上层通孔的宽度小于所述沟槽的宽度。
5.根据权利要求4所述的套刻检测方法，其特征在于，形成所述上层通孔之后、去除所述上层介质层之前，还包括：
6.根据权利要...
【技术特征摘要】
1.一种套刻检测方法，其特征在于，包括：
2.根据权利要求1所述的套刻检测方法，其特征在于，所述下层互连层上还形成有上层扩散阻挡层，所述上层介质层覆盖所述上层扩散阻挡层。
3.根据权利要求2所述的套刻检测方法，其特征在于，先采用湿法刻蚀工艺去除所述上层介质层，再采用干法刻蚀工艺去除所述上层扩散阻挡层。
4.根据权利要求1所述的套刻检测方法，其特征在于，所述上层通孔的宽度小于所述沟槽的宽度。
5.根据权利要求4所述的套刻检测方法，其特征在于，形成所述上层通孔之后、去除所述上层介质层之前，还包括：
6.根据权利要求5所述的套刻检测方法，其特征在于，去除所述上层介质层的方法包括：
7.根据权利要求1...
【专利技术属性】
技术研发人员：祝君龙，
申请(专利权)人：合肥晶合集成电路股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。