【技术实现步骤摘要】
本专利技术涉及超导电子学和神经网络计算领域，并特别涉及一种超高速、超低功耗的超导神经元电路。
技术介绍
1、随着深度学习的不断发展，科学界也不断地提出关于脑启发神经网络的新架构。脉冲神经网络(snn)最早由海德堡大学和伯尔尼大学的研究人员提出，是第三代神经网络，其表现出更好的生物神经系统仿生能力，受到了人们的广泛关注。与前两代神经网络相比，snn最显著的特点是脉冲信息处理机制，这与生物神经系统基于电脉冲信号的信息处理方式类似。snn将数据信息编码为脉冲序列，这与基于浮点数操作的传统人工神经网络(ann)显著不同。同时，在信息处理的过程基于脉冲驱动机制，这种信息加工方式使得snn比传统人工神经网络的功耗更低。
2、图1(a)绘示了一个生物神经元系统，它包含了三个神经元。神经元主要结构包括胞体，生长在胞体周围用于接收其他神经元刺激的树突，传递电信号的轴突，以及作为神经元间连接的突触。来自胞体或树突的刺激在轴突上以电脉冲的形式传递，在突触内以神经化学递质的形式传递。在突触内，化学递质和受体的数量将影响突触后神经元所受刺激的大小。因此，神经元间彼此间的连接强度是不同的，图1(b)是对这种神经网络的人工抽象模型，以权重来刻画两个神经元之间的连接强度。在无外界刺激的情况下，胞体电位处于外正内负的静息电位，该值大约为-70mv。在前神经元的不断刺激下，突触后神经元细胞膜的内外电位差逐渐升高，当达到阈值电位(图1c中vth)时会产生一个动作电位，放电脉冲沿轴突传递给下一个神经元。完成放电活动后，神经元恢复静息电位。上述过程通常被描述
3、已有大量cmos神经元设计方案，其主要构造包括存储模块、多路选择器、加法器、比较器等，与传统ann加速器相比不需要处理浮点运算的模块。现有的snn在推理精度上较最先进的ann略逊一筹，但得益于稀疏计算的特点，cmos工艺下的snn比ann有更好的能效水平。现有的cmos snn加速器单个sop下的能耗可低至pj量级，相比传统ann加速器的能耗可提高几个数量级。但另一方面，cmos snn存在吞吐量和推理效率低的劣势，这是由于snn脉冲编码会消耗大量额外的时间切片。总的来看，cmos snn加速器相比先进的ann加速器在多数情况下并没有显著的优势，在当下的应用场景十分有限。寻找高性能、高吞吐量和低功耗的脉冲神经元设计方案依然是当下snn设计领域的研究重点。
4、以约瑟夫森结(josephson junction，jj)为代表的超导电子器件作为新型的电路技术，具备超高速、超低功耗的特性，有望成为传统cmos器件的替代技术。同时，约瑟夫森结具备和神经元相似的阈值特性、无损脉冲信号传输的特点，在snn设计中被视为一种极具潜力的技术。图2(a)展示了约瑟夫森结的一般结构，为两层超导体夹一层绝缘体形成的(s-i-s)三明治结构。绝缘体的厚度小于等于超导库伯对的相干距离，从而使得电子对得以无阻碍跨越绝缘层势垒。图2(b)展示了神经元经历一次动作电位的膜内电压信号变化：在受刺激时，钠离子na+内流使得膜内电位升高；达到阈值电压后钾离子k+外流，使得膜内外压差降低。图2(c)表示约瑟夫森结两侧相位差经历一次相位翻转对应的结两侧电压变化，其展示出与神经元动作电位相似的信号特征。目前已有一些超导神经元电路设计方案，比如使用两个jj来模拟k+和na+离子通道，膜电位累积用输入电流表征，膜阈值对应于jj的临界电流。基于互感的超导神经元方案，膜电位的累积量可以用输入脉冲引起的电流增量来表征，这种设计可以认为是离散的数字电路方案，即膜电位只能取有限个离散值。这种方案还具有互感电路，使得储存的磁通量子能通过互感电路损耗，故可以实现“泄漏-整合-发放(lif)”神经元模型。其他设计还包括基于量子相位滑移结(qpsj)的新型超导神经元方案，其膜电位用电容c上的电荷量来表示，由于通过qpsj的电子对也是量子化的，故这种设计也是数字方案。
5、目前基于cmos电路的神经元设计方案已经趋于成熟，但受限于本身的推理精度和cmos器件的速度和功耗，snn难以得到大规模的应用推广和成为传统ann的替代技术。超导电子器件凭借其超高速、低功耗的特点有望解决传统cmos电路所面临的限制，近年来一些神经元设计方案被提出，但实用可行的方案仍然缺乏，存在着诸多问题亟待解决。首先，超导模拟神经元方案通常以通过jj的电流表征膜电位，神经元间的电流通常是不容易调控的。而且，这类模拟量很容易受到热电子噪声和量子涨落的影响，导致精度下降。因此这类设计通常是将单个神经元作为研究对象，难以建造大规模的神经网络。其次，目前已有数字神经元方案精度有限，在实际应用中存在诸多限制。再次，一些新型的超导电子器件面临制造上的困难，更多地是理论上的研究，如qpsj器件在制造和集成方面仍然有较大的难度。
技术实现思路
1、为了实现超高速、超低功耗的超导神经元设计方案，本专利技术必须考虑的因素包括：(1)现有的模拟电路方案存在精度低、易受噪声影响的缺点；另一方面，超导器件是量子化的工作状态，因此本专利技术采用的更佳方案是借助超导器件量子化特性实现数字方案的神经元设计。(2)为了降低jj消耗和集成度限制，神经元电路应尽量简洁、高效。为此本专利技术所提出的超导神经元电路仅包含3个jj。(3)存储电路是超导电路中较为昂贵的部件，因此应避免存储电路的消耗，为此本专利技术在该设计中使用电感作为储存磁通量子的部件，避免了存储单元的使用。(4)为了避免制造上的困难，该设计只包含常规的jj、电感和电阻。
2、具体来说，本专利技术提出了一种超高速、超低功耗的超导神经元电路，其中包括：串联的第一约瑟夫森结、第二约瑟夫森结、第三约瑟夫森结和第一电感；
3、为该超导神经元电路的输入端施加偏置电流，该偏置电流通过该第一约瑟夫森结接地，同时该偏置电流可以通过该第二约瑟夫森结、该第三约瑟夫森结和该第一电感接地；
4、该第一约瑟夫森结，用于接收该输入端的脉冲输入并产生相位差翻转，翻转后释放磁通量子，该磁通量子通过该第三约瑟夫森结存入该第一电感；
5、该第二约瑟夫森结，该第二约瑟夫森结与该第一电感的输出端相连，当该第一电感内存储的磁通量子超过一定数量时，流过第二约瑟夫森的电流会超过临界值，该第二约瑟夫森结翻转发出一个脉冲信号至该超导神经元电路的输出端，随后该第三约瑟夫森结也将翻转，并截断与该第一电感的通路，使该偏置电流重新经该第一约瑟夫森结接地。
6、所述的超高速、超低功耗的超导神经元电路，其中该第一约瑟夫森结、该第二约瑟夫森结和该第三约瑟夫森结均与电阻并联。
7、所述的超高速、超低功耗的超导神经元电路，其中还包括第二电感，该第二约瑟夫森结翻转发出的脉冲信号经过该第二电感输出至该输出端，以避免后续本文档来自技高网...
【技术保护点】
1.一种超高速、超低功耗的超导神经元电路，其特征在于，包括：串联的第一约瑟夫森结、第二约瑟夫森结、第三约瑟夫森结和第一电感；
2.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，该第一约瑟夫森结、该第二约瑟夫森结和该第三约瑟夫森结均与电阻并联。
3.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，还包括第二电感，该第二约瑟夫森结翻转发出的脉冲信号经过该第二电感输出至该输出端，以避免后续扇出电路的电流反流到当前电路。
4.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，该第三约瑟夫森结的临界电流大于该第二约瑟夫森结的临界电流。
5.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，该输出端通过突触模块连接至另一神经元电路的输入端。
6.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，根据下述公式确定该第一电感的取值范围：
【技术特征摘要】
1.一种超高速、超低功耗的超导神经元电路，其特征在于，包括：串联的第一约瑟夫森结、第二约瑟夫森结、第三约瑟夫森结和第一电感；
2.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，该第一约瑟夫森结、该第二约瑟夫森结和该第三约瑟夫森结均与电阻并联。
3.如权利要求1所述的超高速、超低功耗的超导神经元电路，其特征在于，还包括第二电感，该第二约瑟夫森结翻转发出的脉冲信号经过该第二电感输出至该输出端，...
【专利技术属性】
技术研发人员：黄俊英，姜会龙，丛熙平，施琳，张志轩，王中旗，张志敏，叶笑春，
申请(专利权)人：中国科学院计算技术研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。