【技术实现步骤摘要】
本专利技术涉及一种半导体工艺制程，特别是涉及一种用于半导体图案化制程的对位检测图案、叠对误差校正方法，及对位校正系统。
技术介绍
1、随着半导体元件的微型化以及积层结构的复杂化，形成于积层上的制程线路图案的设计也愈发复杂。目前而言，业界主要是透过图案化的微影制程将一默认的制程线路图案转印至所述积层上，而取得其线路间距约为数十奈米至数微米的制程线路图案。
2、随着所述制程线路图案的尺寸越小、图案设计越复杂，其位置偏差对于所述半导体元件整体的电性连接的影响也越大，也就是说，当所述半导体元件其中一积层上的制程线路图案生偏移，则容易使得所述积层与前、后不同积层间的电性连接失效或短路。目前来说，为了监控所述半导体元件前、后积层的图案化制程所产生的制程线路图案的对位是否符合预期，通常会在待测的前、后积层上各自定义出作为对位依据的对位图案单元，经由比对所述对位图案单元与前、后积层上的对位图案单元间的叠对误差，并以比对结果作为待测的所述制程线路图案是否偏移的判断依据，以做为下一次图案化制程的参数调整的校正依据。
3、目前来说，所...
【技术保护点】
1.一种对位检测图案，用于半导体制程，包含形成于基材上，且由不同的图案化制程或由不同光罩曝光转印而于不同制程产生的第一图案单元与第二图案单元，所述第一图案单元具有多个不规则分布的第一线路图案，及多个位于所述第一线路图案外侧的第一外层图案，所述第二图案单元具有多个不规则分布的第二线路图案，及多个位于所述第二线路图案外侧的第二外层图案，其特征在于：
2.根据权利要求1所述的对位检测图案，其特征在于：所述第一图案单元及所述第二图案单元选自线路、沟槽，或孔洞，且可为相同或不同。
3.根据权利要求1所述的对位检测图案，其特征在于：所述定位图案单元成方形并...
【技术特征摘要】
1.一种对位检测图案，用于半导体制程，包含形成于基材上，且由不同的图案化制程或由不同光罩曝光转印而于不同制程产生的第一图案单元与第二图案单元，所述第一图案单元具有多个不规则分布的第一线路图案，及多个位于所述第一线路图案外侧的第一外层图案，所述第二图案单元具有多个不规则分布的第二线路图案，及多个位于所述第二线路图案外侧的第二外层图案，其特征在于：
2.根据权利要求1所述的对位检测图案，其特征在于：所述第一图案单元及所述第二图案单元选自线路、沟槽，或孔洞，且可为相同或不同。
3.根据权利要求1所述的对位检测图案，其特征在于：所述定位图案单元成方形并环围所述内线路单元。
4.根据权利要求3所述的对位检测图案，其特征在于：所述第一外层图案与所述第二外层图案彼此交错设置。
5.根据权利要求4所述的对位检测图案，其特征在于：位于所述定位图案单元的同一边的所述第一外层图案及所述第二外层图案具有相同形状，且所述第一外层图案及所述第二外层图案的其中至少一底边彼此平行。
6.根据权利要求1所述的对位检测图案，其特征在于：所述第一外层图案与所述第二外层图案具有相同节距。
7.根据权利要求1所述的对位检测图案，其特征在于：所述基材可选自半导体基材、玻璃基材、金属基材，或绝缘基材。
8.一种叠对误差校正方法，用于半导体制程，其特征在于：包含：
9.根据权利要求8所述的叠对误差校正方法，其特征在于：所述计算步骤还依据所述差异信息计算所述第一线路图案及/或所述第二线路图案的调整参数，以作为图案化制程的校正参数的计算依据。
10.根据权利要求9所述的叠对误差校正方法，其特征在于：还包含校正步骤，将所述校正参数回馈至所述图案化制程，以进行下一次图案化制程的参数调整。
11.根据权利要求8所述的叠对误差校正方法，其特征在于：所述定位步骤是先以所述第一外层图案及所述第二外层图案的其中一者为基准与所述默认数据进行定位，再调整其中另一者及其相应的线路图案至与所述默认数据对位后，再进行所述计算步骤。
12.根据权利要求8所述的叠对误差校正方法，其特征在于：所述定位步骤是以所述第一外层图案及所述第二外层图案的其中一者为基准与所述默认图案进行定位后，即进行所述计算步骤。
13.根据权利要求10所述的叠对误差校正方法，其特征在于：所述图案化制程是用于形成光罩图案，所述校正步骤是将所述校正参数回馈至用于产生所述光罩图案的一图样设计系统，以供产生校正光罩图案。
14.根据权利要求8所述的叠对误差校正方法，其特征在于：所述默认数据为图像数据系统的gdsii、oasis、mebes格式图像数据、光罩图案，或是依据所述图像数据系统的gdsii、oasis、mebes格式图像数据形成于另一基材的图案、图案化制程过程中形...
【专利技术属性】
技术研发人员：王桢坤，
申请(专利权)人：普思半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。