【技术实现步骤摘要】
本专利技术涉及半导体器件的，尤其是涉及一种栅极嵌埋式mosfet器件及其制造方法，一种具体应用为新能源产业。
技术介绍
1、mosfet为金属-氧化物半导体场效应晶体管（metal-oxide-semiconductorfield-effect transistor, mosfet），为现行半导体晶体管器件的主要结构。在半导体功率器件的应用中，芯片的上下表面各设有金属层，通常在晶圆处理表面的金属层为源极金属层与栅极金属垫，在晶圆背面的金属层为漏极金属层，表面金属层与芯片内半导体材质存在有比较大的热膨胀系数的差异。芯片封装时，如果在器件区上打线接合，在打线键合力与高温影响下容易造成栅极沟槽的开裂。
2、专利技术专利申请号cn105932061a公开一种mosfet及其制备方法，mosfet包括漏极、源极和栅极，且漏极、源极和栅极设于同侧。通过该mosfet制备方法将漏端从芯片背面引到芯片正面，得到了一种mosfet，从而满足在芯片正面打线接触的封装要求。在相关现有结构中利用引出孔tsv技术，将漏极金属垫重定义配置在芯片正面，故芯片正面同时设有漏极金属垫、源极金属层及栅极金属垫，漏极金属垫与栅极金属垫位于不同的第一与第二接触区，源极金属层位于具有栅极沟槽的器件区上，打线接合在源极金属层时，打线键合力容易导致源极金属层下方的栅极沟槽开裂。若栅极沟槽开裂发生后，槽内栅极多晶硅与槽壁栅氧化层之间将产生分层剥离，mosfet器件运作时有源层的沟道不能正常发挥功能，mos管性能失效。
3、关于在器件区上打线接合造成栅极
4、请参阅图1，一种现有技术中的沟槽栅极式mosfet器件包括开设有现有沟槽116的现有衬底110、设置于现有沟槽116内的现有沟槽式栅极121、设置于现有衬底110顶面的现有源极金属层150与现有栅极金属垫151以及设置于现有衬底110底面的现有漏极金属层160，其中现有衬底110上形成有现有有源层112与现有源极领域层113；现有钝化介质层170隔离了现有沟槽式栅极121与现有源极金属层150，现有栅极金属垫151通过位于接触区的现有连接栅122导通了位于器件区的多个现有沟槽式栅极121，其中该接触区为图1的芯片主体中以竖立虚线划分的右边区域，该器件区为图1的芯片主体中以竖立虚线划分的左边区域。并且，现有沟槽116位于现有衬底110的器件区，并贯穿现有源极领域层113与现有有源层112，现有沟槽116内覆盖有现有栅氧化层130，并以具体是多晶硅的现有沟槽式栅极121填实；现有栅极金属垫151与由现有源极金属层150延伸的现有源极延伸垫152皆位于接触区。基于半导体工艺的局限性，在现有栅氧化层130的隔离下，现有沟槽式栅极121与现有连接栅122的材质只能选择非单晶结构的导电多晶硅。封装时，当现有漏极金属层160以现有固晶焊料105焊接在引线框架的现有芯片座102上，以现有打线焊线106将现有栅极金属垫151与现有源极延伸垫152电连接至对应引脚。然而，连接现有源极延伸垫152的现有打线焊线106不限于一根，通常为数根焊线，接触区需要设计得更大，才能配置现有源极延伸垫152与现有栅极金属垫151，并且现有源极延伸垫152限制了源极连接的打线位置。倘若，直接打线连接在器件区上现有源极金属层150，在打线键合力与加热温度下，现有源极金属层150下方的现有沟槽116容易发生槽口的开裂，导电多晶硅材质的现有沟槽式栅极121与现有栅氧化层130之间会引发在现有沟槽116侧壁的剥离，现有沟槽式栅极121的场效应不能很好地影响现有有源层112，导致现有有源层112处的晶体管沟道功能失常。
5、专利技术专利申请号cn110600454a公开一种低emi深沟槽隔离沟槽型功率半导体器件及其制备方法，以类似tsv的终端通孔隔离取代现有场限环终端结构，降低终端面积达到降低芯片成本、提高芯片电流密度为本领域的通常知识。栅极金属和背面电极结构（漏极或集电极）放置在半导体衬底的背面，源极金属位于半导体衬底的正面，封装时将源极金属焊接在封装基板上，栅极金属和漏极金属通过打线引出。由于源极金属是处于低电位，封装基板点位保持为低电位，封装基板向外发射电磁场的效应基本被消除，emi干扰降低。在相关现有结构中利用引出孔tsv技术与翻面打线的形态，打线接合在漏极金属层与栅极金属重定义垫，对于栅极沟槽的伤害较低，但是栅极沟槽的深度对应于芯片半导体结构厚度的占比不能太高，否则仍会有开裂的可能，严重时会产生不可控的裂纹，破坏芯片衬底的主体结构。因此，致使栅极沟槽侧壁的纵向沟道长度缩小。
技术实现思路
1、本专利技术的主要目的一是提供一种栅极嵌埋式mosfet器件，主要进步在于不需要减少栅极沟槽的深度（即不需要缩小纵向的沟道长度）、不需要设置源极金属重定义垫、不需要有机缓冲介质层上设置叠高的源极金属打线层，能解决在器件区上打线导致栅极沟槽开裂的延伸问题；并且，源极金属层有良好导热性，也不需要缩减源极金属层的尺寸。
2、本专利技术的主要目的二是提供一种半导体芯片封装构造，包括栅极嵌埋式mosfet器件及引线框架，漏极的打线连接可以接合在器件区上漏极金属层的任意位置，不会有因栅极沟槽开裂导致晶体管沟道功能失效的问题。
3、本专利技术的主要目的三是提供一种栅极嵌埋式mosfet器件的制造方法，制造出可任意打线在器件区的栅极嵌埋式mosfet器件，不需要缩减沟道长度。
4、本专利技术的主要目的一是通过以下技术方案得以实现的：
5、提出一种栅极嵌埋式mosfet器件，包括：
6、衬底，所述衬底上形成有第一有源层，所述衬底具有器件区与接触区；并且，由所述衬底的顶面形成有栅极图案区，所述栅极图案区包括一体连接的位于所述器件区的嵌埋栅极与位于所述接触区的连接栅；由所述衬底的顶面刻蚀形成有预裂槽，所述预裂槽位于所述嵌埋栅极的两侧，所述预裂槽的深度大于所述第一有源层的厚度，以分离所述嵌埋栅极与所述第一有源层；
7、栅氧化层，形成在所述预裂槽的侧壁；
8、功函数层，形成在所述预裂槽的侧壁的所述栅氧化层上，所述功函数层还连接至所述嵌埋栅极；
9、源极金属层，设置在所述衬底的顶面上；
10、漏极金属层与栅极金属垫，设置在所述衬底的底面上，所述漏极金属层位于所述器件区，所述栅极金属垫位于所述接触区并导通至所述连接栅。
11、通过采用本文档来自技高网...
【技术保护点】
1.一种栅极嵌埋式MOSFET器件，其特征在于，包括：
2.根据权利要求1所述的栅极嵌埋式MOSFET器件，其特征在于，由所述衬底的底面刻蚀形成有应力吸收槽，所述应力吸收槽对准所述嵌埋栅极，由所述应力吸收槽的槽底形成隔离结，所述隔离结对准位于所述嵌埋栅极的底部。
3.根据权利要求2所述的栅极嵌埋式MOSFET器件，其特征在于，所述衬底内还形成有源极领域层，位于所述第一有源层上；所述栅极嵌埋式MOSFET器件还包括第一钝化介质层，形成于所述衬底的顶面上，以覆盖所述功函数层；所述第一钝化介质层开设有接触孔，所述源极金属层经由所述接触孔接触至所述源极领域层;所述第一钝化介质层在所述预裂槽内形成有不完全填满所述预裂槽的第一纵向裂缝。
4.根据权利要求3所述的栅极嵌埋式MOSFET器件，其特征在于，还包括第二钝化介质层，形成于所述衬底的背面上，以填入所述应力吸收槽；所述第二钝化介质层在所述应力吸收槽内形成有不完全填满所述应力吸收槽的第二纵向裂缝。
5.根据权利要求2所述的栅极嵌埋式MOSFET器件，其特征在于，所述源极金属层延伸至所述接触区而
6.根据权利要求2所述的栅极嵌埋式MOSFET器件，其特征在于，所述栅氧化层形成在所述预裂槽底部的厚度大于所述栅氧化层形成在所述预裂槽侧壁的厚度。
7.根据权利要求1-6中任一项所述的栅极嵌埋式MOSFET器件，其特征在于，所述衬底内在所述第一有源层与所述衬底的本体层之间还形成有第二有源层以及位于所述第一有源层与所述第二有源层之间的均流层。
8.一种半导体芯片封装构造，其特征在于，包括如权利要求1-7中任一项所述的一种栅极嵌埋式MOSFET器件及引线框架，所述栅极嵌埋式MOSFET器件的源极金属层接合在所述引线框架的芯片座上，所述栅极嵌埋式MOSFET器件的漏极金属层与栅极金属垫分别打线连接至所述引线框架的漏极接脚与栅极接脚。
9.一种栅极嵌埋式MOSFET器件的制造方法，其特征在于，包括：
10.根据权利要求9所述的栅极嵌埋式MOSFET器件的制造方法，其特征在于：
...【技术特征摘要】
1.一种栅极嵌埋式mosfet器件，其特征在于，包括：
2.根据权利要求1所述的栅极嵌埋式mosfet器件，其特征在于，由所述衬底的底面刻蚀形成有应力吸收槽，所述应力吸收槽对准所述嵌埋栅极，由所述应力吸收槽的槽底形成隔离结，所述隔离结对准位于所述嵌埋栅极的底部。
3.根据权利要求2所述的栅极嵌埋式mosfet器件，其特征在于，所述衬底内还形成有源极领域层，位于所述第一有源层上；所述栅极嵌埋式mosfet器件还包括第一钝化介质层，形成于所述衬底的顶面上，以覆盖所述功函数层；所述第一钝化介质层开设有接触孔，所述源极金属层经由所述接触孔接触至所述源极领域层;所述第一钝化介质层在所述预裂槽内形成有不完全填满所述预裂槽的第一纵向裂缝。
4.根据权利要求3所述的栅极嵌埋式mosfet器件，其特征在于，还包括第二钝化介质层，形成于所述衬底的背面上，以填入所述应力吸收槽；所述第二钝化介质层在所述应力吸收槽内形成有不完全填满所述应力吸收槽的第二纵向裂缝。
5.根据权利要求2所述的栅极嵌埋式mosfet器件，其特征在于，所述源极金属层延伸至所述接触...
【专利技术属性】
技术研发人员：李伟，高苗苗，
申请(专利权)人：深圳市冠禹半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。