【技术实现步骤摘要】
本专利技术涉及半导体封装，具体涉及一种扇出型封装结构及其封装方法。
技术介绍
1、随着电子产品朝小型化、密集化的方向发展，需要在小区域内安装较多的芯片以满足客户的需求，因此对于半导体芯片的封装提出了更高的要求。
2、现有的将多种芯片使用嵌入式硅转接板进行高密度定点式互联的2.5d封装技术，实现i/o的高速互联。但是通过硅中介层来实现多芯片及基板之间的电性连接，成本较高，且所有芯片放置于具有硅通孔的中介层顶部，易出现芯片封装集成度有限，延长了多个芯片间信号以及电源网络的通路，降低了芯片间的数据传输效率，电性能不理想等技术问题，因此，亟待一种扇出型封装结构及其封装方法的出现。
技术实现思路
1、为了解决上述技术问题，本专利技术提出了一种扇出型封装结构及其封装方法，降低生产成本，具有较高的布线密度，增加封装集成度，缩短多个芯片间信号以及电源网络的通路，从而方便进一步提高电性能。
2、为了达到上述目的，本专利技术的技术方案如下：
3、本专利技术提供一种扇出型封装结构，包括：互联组件，每相邻的两个芯片通过所述互联组件串接互联。
4、本专利技术提供的一种扇出型封装结构及其封装方法，降低生产成本，具有较高的布线密度，增加封装集成度，缩短多个芯片间信号以及电源网络的通路，从而方便进一步提高电性能。
5、作为优选技术方案，所述互联组件包括：钝化层，在所述钝化层上设有多层重布线金属层，每相邻的两层所述重布线金属层连接，在所述重布线金属层靠近所
6、作为优选技术方案，所述芯片靠近所述互联组件的一面上设有多个可控塌陷芯片连接凸点，所述可控塌陷芯片连接凸点与所述凸点下金属焊盘连接以能够实现所述重布线金属层与所述芯片电连接。
7、作为优选技术方案，每相邻的两层所述重布线金属层之间的线距为2μm～4μm。
8、作为优选技术方案，所述互联组件包括：第一互联组件，所述第一互联组件上设有第一芯片组形成第一整体结构，在第一整体结构上设有第一塑封层以形成第一封装体。
9、作为优选技术方案，所述互联结构包括：第二互联组件，所述第二互联组件的一面上设有所述第一塑封体和第二芯片组形成第二整体结构，在所述第二整体结构上设有第二塑封层，所述第二互联组件的另一面上设有多个锡球以形成第二封装体，所述第二封装体设置于基板上以完成整体信号引出。
10、本专利技术还提供一种扇出型封装方法，包括以下步骤：
11、第一封装体封装，将第一芯片组塑封并重构晶圆，通过第一互联组件将i/o引脚互连扇出至第一芯片组周围的塑封区域，再经晶圆切割工艺形成第一封装体；
12、第二封装体封装，将第一封装体与第二芯片组通过第二互联组件进行互联后，进行整体塑封以及植球回流形成第二封装体；
13、将第二封装体贴装至基板上完成整体信号引出。
14、作为优选技术方案，所述第一封装体封装，包括以下步骤：
15、s1在第一载板上面涂覆一层临时键合胶形成临时键合层；
16、s2在临时键合层上涂覆钝化层，在钝化层上形成多层重布线金属层，在重布线金属层的顶端上制作凸点下金属焊盘以形成第一互联组件；
17、s3所述第一芯片组包括：第一芯片和第二芯片，在第一互联组件上倒装第一芯片和第二芯片，所述第一芯片和所述第二芯片上分别设有多个可控塌陷芯片连接凸点，所述可控塌陷芯片连接凸点与所述凸点下金属焊盘连接以能够实现所述重布线金属层与所述第一芯片和所述第二芯片电连接；
18、s4对第一芯片底部进行填充形成第一整体结构，对第一整体结构进行塑封成型，形成多层重布线堆叠的封装结构；
19、s5对多层重布线堆叠的封装结构的顶面研磨减薄直至露出第二芯片；
20、s6对多层重布线堆叠的封装结构上的第一载板进行解键合得到整片晶圆，再对整片晶圆进行切割形成第一封装体。
21、作为优选技术方案，所述第二封装体封装，包括以下步骤：
22、s1所述第二芯片组包括：第三芯片，将第一封装体和第三芯片安装在带有第二载板的临时键合层上，再进行整体塑封，最后通过解键合拆下第二载板；
23、s2在拆下第二载板一面上涂覆钝化层，在钝化层上形成多层重布线金属层，在重布线金属层的顶端上制作凸点下金属焊盘以形成第二互联组件，所述第三芯片上设有多个可控塌陷芯片连接凸点，所述可控塌陷芯片连接凸点与所述凸点下金属焊盘连接以能够实现所述重布线金属层与第三芯片电连接；
24、s3在所述第二互联组件远离第二芯片组的一面上进行植球，形成第二封装体。
25、作为优选技术方案，形成第一互联组件或形成第二互联组件，具体包括以下步骤：
26、在临时键合层表面涂覆钝化层，溅射种子层，在种子层表面涂覆光刻胶层，对光刻胶层进行曝光、显影使得光刻胶层形成开口，开口的底部将种子层暴露出来；
27、通过电镀工艺在开口内制备出重布线金属层中的金属层，通过湿法刻蚀去除光刻胶，再通过刻蚀工艺去除光刻胶底部的种子层，电镀形成的重布线金属层、剩余的种子层以及钝化层形成第一互联组件或第二互联组件。
28、本专利技术提供的一种扇出型封装结构及其封装方法，具有以下有益效果：
29、1)本专利技术提供的一种扇出型封装结构及其封装方法，降低了生产成本，具有较高的布线密度，增加封装集成度，缩短多个芯片间信号以及电源网络的通路，从而方便进一步提高电性能；
30、2)本专利技术提供的一种扇出型封装结构及其封装方法，整个封装结构不包含引线框架，减小了封装的几何尺寸和封装重量，实现了多芯片封装结构的薄型化；多个芯片的电信号引出通过重布线金属层实现，降低了寄生电阻，并提高了连接的可靠性与稳定性，适合批量生产；
31、3)本专利技术提供的一种扇出型封装结构及其封装方法，通过倒装上芯技术对异质和/或同质芯片进行贴装，第一芯片组和第二芯片组通过第一互联组件和第二互联组件进行互联，可实现不同尺寸的芯片均能精准对位和导电互连，缩短多个芯片间信号以及电源网络的通路，芯片间的数据传输效率增加，相比于使用硅中介层互联，降低了生产成本；
32、4)本专利技术提供的一种扇出型封装结构及其封装方法，本专利技术所制备的多层高密度封装结构可靠性高且芯片集成度优异，每相邻的两层所述重布线金属层之间的线距可达2μm～4μm，重布线金属层可以设置超过10层以上，通过制造多层重布线金属层可以扩大i/o点的范围，每一层重布线金属层通过不断地缩小线距以容纳更多的i/o点，可支持封装的单芯片i/o数量达十万以上，芯片之间可以实现高密度连接。
本文档来自技高网...【技术保护点】
1.一种扇出型封装结构，其特征在于，包括：互联组件，每相邻的两个芯片通过所述互联组件串接互联。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述互联组件包括：钝化层，在所述钝化层上设有多层重布线金属层，每相邻的两层所述重布线金属层连接，在所述重布线金属层靠近所述芯片的一面上设有多个凸点下金属焊盘。
3.根据权利要求2所述的扇出型封装结构，其特征在于，所述芯片靠近所述互联组件的一面上设有多个可控塌陷芯片连接凸点，所述可控塌陷芯片连接凸点与所述凸点下金属焊盘连接以能够实现所述重布线金属层与所述芯片电连接。
4.根据权利要求2所述的扇出型封装结构，其特征在于，每相邻的两层所述重布线金属层之间的线距为2μm～4μm。
5.根据权利要求1-4中任一项所述的扇出型封装结构，其特征在于，所述互联组件包括：第一互联组件，所述第一互联组件上设有第一芯片组形成第一整体结构，在第一整体结构上设有第一塑封层以形成第一封装体。
6.根据权利要求5所述的扇出型封装结构，其特征在于，所述互联结构包括：第二互联组件，所述第二互联组件的一面上设有
7.一种扇出型封装方法，其特征在于，包括以下步骤：
8.根据权利要求7所述的扇出型封装方法，其特征在于，所述第一封装体封装，包括以下步骤：
9.根据权利要求7所述的扇出型封装方法，其特征在于，所述第二封装体封装，包括以下步骤：
10.根据权利要求7-9中任一项所述的扇出型封装方法，其特征在于，形成第一互联组件或形成第二互联组件，具体包括以下步骤：
...【技术特征摘要】
1.一种扇出型封装结构，其特征在于，包括：互联组件，每相邻的两个芯片通过所述互联组件串接互联。
2.根据权利要求1所述的扇出型封装结构，其特征在于，所述互联组件包括：钝化层，在所述钝化层上设有多层重布线金属层，每相邻的两层所述重布线金属层连接，在所述重布线金属层靠近所述芯片的一面上设有多个凸点下金属焊盘。
3.根据权利要求2所述的扇出型封装结构，其特征在于，所述芯片靠近所述互联组件的一面上设有多个可控塌陷芯片连接凸点，所述可控塌陷芯片连接凸点与所述凸点下金属焊盘连接以能够实现所述重布线金属层与所述芯片电连接。
4.根据权利要求2所述的扇出型封装结构，其特征在于，每相邻的两层所述重布线金属层之间的线距为2μm～4μm。
5.根据权利要求1-4中任一项所述的扇出型封装结构，其特征在于，所述互联组件包括：第一互联组件，所述第一互联组件上...
【专利技术属性】
技术研发人员：马书英，赵艳娇，
申请(专利权)人：江苏盘古半导体科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。