【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种半导体结构及其制备方法。
技术介绍
1、现有的半导体存储器中，高集成度是很多重要的技术因素中的一个，一个半导体芯片的电路布局包括核心区域、外围区域等，在半导体存储器的制备时，例如半导体存储器的金属层(m0)的刻蚀形成过程中，各区域的图形密度不同，但不同区域的金属层的掩膜图案同步刻蚀，导致不同图形区域的图形刻蚀线距一致，从而导致不同区域的线距以及线宽等无法单独控制，容易产生断裂和短路的风险。
技术实现思路
1、本专利技术的目的在于提供一种半导体结构及其制备方法，所述制备方法能够实现对不同区域如核心区域、第一区域和第二区域的线距线宽分别相对独立控制，以提高半导体结构的性能，降低不同区域金属层短路和断裂的风险。
2、根据本专利技术实施例的半导体结构的制备方法包括：提供基底，所述基底上形成有金属层；于所述金属层上形成初始掩膜层，所述初始掩膜层包括核心区域和外围区域，所述外围区域包括第一区域和第二区域；图形化所述第一区域的图案以形成具有第一间距的第一图案；图形化所述第二区域的图案以形成具有第二间距的第二图案，所述第一间距的宽度大于所述第二间距的宽度，所述第一图案、所述第二图案和所述核心区域的图案共同形成金属掩膜图案；以所述金属掩膜图案为掩膜图形化所述金属层。
3、根据本专利技术的一些实施例，所述第一区域的图形密度小于所述第二区域的图形密度。
4、根据本专利技术的一些实施例，图形化所述第一区域的图案以形成具有第一间距的第一图
5、根据本专利技术的一些实施例，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，去除位于所述第二区域表面的遮挡层，暴露所述第一区域和所述第二区域。
6、根据本专利技术的一些实施例，所述遮挡层可形成为光刻胶层，形成所述金属掩膜图案的步骤包括：于所述初始掩膜层表面形成所述光刻胶层；图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤中，控制所述光刻胶层的曝光显影，以暴露所述第一区域，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案；
7、在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，控制所述核心区域和所述第二区域表面的部分所述光刻胶层的曝光显影，以暴露所述第二区域，并刻蚀所述第一区域和第二区域。
8、根据本专利技术的一些实施例，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，同时控制所述第二区域表面的所述光刻胶层部分显影，以使所述第二区域的图案表面残留部分所述光刻胶层以遮挡所述第二区域的图案。
9、根据本专利技术的一些实施例，所述第二区域的图案表面残留部分所述光刻胶层的厚度为0-20nm。
10、根据本专利技术的一些实施例，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，所述第一区域的曝光剂量大于显影阈值，所述第二区域的曝光剂量小于所述显影阈值。
11、根据本专利技术的一些实施例，所述显影阈值为光强阈值。
12、根据本专利技术的一些实施例，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，控制曝光显影的时间和温度以使得所述第一区域完全显影，所述第二区域部分显影以在其表面残留部分所述光刻胶层。
13、根据本专利技术的一些实施例，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第二区域的图案，采用的刻蚀气体的流量小于100sccm，刻蚀功率为200w～300w。
14、根据本专利技术的一些实施例，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案的步骤中，刻蚀速率不小于1nm/10s，刻蚀时间为70s；在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第一初始图案和所述第二区域的图案，刻蚀速率不小于1nm/10s，刻蚀时间为40s-60s。
15、根据本专利技术的一些实施例，所述第一间距的宽度为24nm～26nm，所述第二间距的宽度为15nm～22nm。
16、根据本专利技术的一些实施例，所述半导体结构的制备方法还包括：于所述金属层的表面依次形成非晶碳层和氮氧化硅层，所述初始掩膜层形成在所述氮氧化硅层表面。
17、本专利技术还提出了一种半导体结构。
18、根据本专利技术实施例的半导体结构包括：基底，所述基底上形成有金属层，所述金属层包括核心区域和外围区域，所述外围区域包括第一区域和第二区域，所述第一区域具有第一间距的第一金属图案，所述第二区域具有第二间距的第二金属图案，所述第一间距的宽度大于所述第二间距的宽度。
19、根据本专利技术的一些实施例，所述第一区域的图形密度小于所述第二区域的图形密度。
20、根据本专利技术实施例的半导体结构及其制备方法，可对不同区域如核心区域、第一区域、第二区域的线距分别相对独立控制，以满足不同区域的金属层的线宽线距的需求，也能够降低半导体结构进行老化测试时发生短路和断裂的风险，提高半导体结构的性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一区域的图形密度小于所述第二区域的图形密度。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤包括：
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，去除位于所述第二区域表面的遮挡层，暴露所述第一区域和所述第二区域。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述遮挡层可形成为光刻胶层，形成所述金属掩膜图案的步骤包括：
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，同时控制所述第二区域表面的所述光刻胶层部分显影，以使所述第二区域的图案表面残留部分所述光刻胶层以遮挡所述第二区域的图案。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二区域的图案表面残留部分所
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，所述第一区域的曝光剂量大于显影阈值，所述第二区域的曝光剂量小于所述显影阈值。
9.根据权利要求8所述的半导体结构的制备方法，其特征在于，所述显影阈值为光强阈值。
10.根据权利要求6所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，控制曝光显影的时间和温度以使得所述第一区域完全显影，所述第二区域部分显影以在其表面残留部分所述光刻胶层。
11.根据权利要求1所述的半导体结构的制备方法，其特征在于，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第二区域的图案，采用的刻蚀气体的流量小于100sccm，刻蚀功率为200W～300W。
12.根据权利要求3所述的半导体结构的制备方法，其特征在于，刻蚀所述第一区域的图案以形成具有第一初始间距的第一初始图案的步骤中，刻蚀速率不小于1nm/10s，刻蚀时间为70s；在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中采用刻蚀工艺刻蚀所述第一初始图案和所述第二区域的图案，刻蚀速率不小于1nm/10s，刻蚀时间为40s-60s。
13.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一间距的宽度为24nm～26nm，所述第二间距的宽度为15nm～22nm。
14.根据权利要求1所述的半导体结构的制备方法，其特征在于，还包括：
15.一种半导体结构，其特征在于，包括：
16.根据权利要求15所述的半导体结构，其特征在于，所述第一区域的图形密度小于所述第二区域的图形密度。
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一区域的图形密度小于所述第二区域的图形密度。
3.根据权利要求1所述的半导体结构的制备方法，其特征在于，图形化所述第一区域的图案以形成具有第一间距的第一图案的步骤包括：
4.根据权利要求3所述的半导体结构的制备方法，其特征在于，在图形化所述第二区域的图案以形成具有第二间距的第二图案的步骤中，去除位于所述第二区域表面的遮挡层，暴露所述第一区域和所述第二区域。
5.根据权利要求3所述的半导体结构的制备方法，其特征在于，所述遮挡层可形成为光刻胶层，形成所述金属掩膜图案的步骤包括：
6.根据权利要求5所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，同时控制所述第二区域表面的所述光刻胶层部分显影，以使所述第二区域的图案表面残留部分所述光刻胶层以遮挡所述第二区域的图案。
7.根据权利要求6所述的半导体结构的制备方法，其特征在于，所述第二区域的图案表面残留部分所述光刻胶层的厚度为0-20nm。
8.根据权利要求6所述的半导体结构的制备方法，其特征在于，在控制所述光刻胶层的曝光显影，以暴露所述第一区域的步骤中，所述第一区域的曝光剂量大于显影阈值，所述第二区域的曝光剂量小于所述显影阈值。
9.根据权利要求8所述的半导体结构的制备方...
【专利技术属性】
技术研发人员：曹新满，吴耆贤，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。