【技术实现步骤摘要】
本专利技术涉及tof，特别是一种涉及宽带宽分离输出的真单相时钟触发器结构及其方法。
技术介绍
1、在cmos工艺中，由标准单元库提供的d触发器通常需要消耗很多的mos晶体管，在一些对片上面积和功耗有着高要求的应用场景，例如cmos图像传感器的前端感光阵列中，为了追求更高的填充因子(即感光区占整个像素面积的比值)，会压缩读出电路和配置电路的面积。此外，由于感光阵列会使用大量像素，每个像素的读出电路和配置电路的功耗也会对整个传感器的功耗产生巨大影响。
2、针对高速，小面积和低功耗的场景，真单相时钟触发器（tspc, true singlephase clock）被广泛应用。现有的一种分离输出的真单相时钟触发器（split-out tspc）的结构使用了最少（仅10个）的晶体管数目，如图4所示。然而，图4所示的分离输出的真单相时钟触发器，仅在高速（大于100mhz）的场景才能达到接近标准单元d触发器的功能效果。在一些低速场景，其功能就会出现异常，无法正确传递数据，从而影响整个系统的功能。因此，该触发器目前基本在高速的数字系统中被采用。
3、综上，亟待一种宽带宽分离输出的真单相时钟触发器结构及其方法，以解决现有技术存在的问题。
技术实现思路
1、本专利技术实施例提供了一种宽带宽分离输出的真单相时钟触发器结构及其方法，针对目前技术存在的无法适应更广的应用场景，例如spi或者i2c等低速通信协议的配置等问题。
2、本专利技术核心技术主要是对现有的分离输出的真
3、第一方面，本专利技术提供了一种宽带宽分离输出的真单相时钟触发器结构，包括：
4、第一级晶体管组，由晶体管m12、晶体管m10以及晶体管m11组成；以晶体管m10的栅极作为触发器的ck端，以晶体管m12和晶体管m11的栅极作为触发器的d端；
5、第二级晶体管组，由晶体管m1、晶体管m3以及晶体管m2组成；以晶体管m3的栅极作为触发器的ck端，晶体管m1的栅极连接晶体管m12和晶体管m10之间的连接支路a1，晶体管m2的栅极连接晶体管m10和晶体管m11之间的连接支路a2；
6、第三级晶体管组，由晶体管m6、晶体管m4、晶体管m5、晶体管m7、晶体管m8以及晶体管m9组成；晶体管m6和晶体管m4的栅极均连接晶体管m1和晶体管m3之间的连接支路b1，晶体管m5和晶体管m7的栅极均连接晶体管m3和晶体管m2之间的连接支路b2，晶体管m8的漏极连接晶体管m6和晶体管m4之间的连接支路c1，晶体管m9的漏极连接晶体管m5和晶体管m7之间的连接支路c2；
7、第一级反相器i1，输入端通过x节点分别连接晶体管m4和晶体管m5之间的连接支路、晶体管m8的栅极以及晶体管m9的栅极，输出端作为触发器的q端；
8、第二级反相器i2，输入端连接第一级反相器i1的q端，输出端作为触发器的qn端。
9、进一步地，晶体管m8的源极接入地端电压vss，晶体管m9的源极接入工作电压vdd。
10、进一步地，晶体管m11、晶体管m2以及晶体管m7的源极接地。
11、进一步地，晶体管m12、晶体管m1以及晶体管m6的源极接入电源电压vdd。
12、进一步地，当触发器的d端为高电平且ck端为低电平时，晶体管m10和晶体管m11打开，以将连接支路a1的节点电位拉到地端电压vss，打开晶体管m1，以将连接支路b1的节点拉至电源电压vdd。
13、进一步地，当连接支路b1的节点接近且小于晶体管m4的阈值电压绝对值的电位时，将晶体管m4和晶体管m6导通，以将x节点电位拉至电源电压vdd，同时晶体管m8导通，将连接支路c1的节点电位下拉接近地端电压vss；
14、当连接支路c1的节点电位下拉接近地端电压vss时，x节点的电位也下拉接近地端电压vss，以使得第一级反相器i1的q端输出为高电平。
15、进一步地，应用于光子计数。
16、第二方面，本专利技术提供了宽带宽分离输出的真单相时钟触发器结构的控制方法，包括以下步骤：
17、当触发器的d端为高电平且ck端为低电平时，晶体管m10和晶体管m11打开，以将连接支路a1的节点电位拉到地端电压vss，打开晶体管m1，以将连接支路b1的节点拉至电源电压vdd；
18、当连接支路b1的节点接近且小于晶体管m4的阈值电压绝对值的电位时，将晶体管m4和晶体管m6导通，以将x节点电位拉至电源电压vdd，同时晶体管m8导通，将连接支路c1的节点电位下拉接近地端电压vss；
19、当连接支路c1的节点电位下拉接近地端电压vss时，x节点的电位也下拉接近地端电压vss，以使得第一级反相器i1的q端输出为高电平；
20、当触发器的d端为低电平且ck端为低电平时，晶体管m12和晶体管m10打开，以将连接支路a2的节点电位拉至电源电压vdd，打开晶体管m2，以将连接支路b2的节点拉到地端电压vss；
21、当连接支路b2的节点接近且大于晶体管m5的阈值电压绝对值的电位时，将晶体管m5和晶体管m7导通，以将x节点电位拉到地端电压vss，同时晶体管m9导通，将连接支路c2节点电位拉至电源电压vdd；
22、当连接支路c2的节点电位拉至电源电压vdd时，x节点的电位也拉至电源电压vdd，以使得第一级反相器i1的q端输出为低电平。
23、本专利技术的主要贡献和创新点如下：1.与现有技术相比，本专利技术触发器的数据端d为高电平，时钟输入端ck为低电平时，由于晶体管m8的存在，q的输出q_msplitout为高电平，与标准单元的d触发器输出一致；同理在触发器的数据端d为低电平，时钟输入端ck为低电平时，由于晶体管m9的存在，q的输出q_msplitout为低电平，即便b2节点无法维持低电平vss，输出q不会受其影响而导致的功能不正确。带宽要比现有的分离输出的真单相时钟触发器更宽，能够在10m-100m的范围内依旧能正确传递数据，且受温度，电源以及工艺的影响更小，且面积要比标准单元的触发器面积小很多。
24、2.与现有技术相比，基于spad的光子计数传感器，为实现更大规模的感光阵列，在固定传感器尺寸下需要使用更小尺寸的spad像素单元，其同时可以增强其抗阳光能力。这通常需要尽可能减小读出电路和信号处理模块的面积，而该模块中通常会采用大量的触发器。因此，采用本专利技术的更小面积的触发器可以很大程度减小读出电路和信号处理模块的面积，从而提高阵列的动态范围。
25、3.本专利技术的触发器还具有几个应用场景。例如：①.数字电路中最常见的功能模块- 分频器/计数器，需要有触发器构成，本设计可以用以构成触发器，以实现集成度更高更宽带宽的分频器结构。②.在数字电路锁相环中有鉴频鉴相器模块需要用到d触发器来将压控振荡器vco的输出频率与输入的参考频率来进本文档来自技高网...
【技术保护点】
1.一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，包括：
2.如权利要求1所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，所述晶体管M8的源极接入地端电压Vss，所述晶体管M9的源极接入工作电压VDD。
3.如权利要求1所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，所述晶体管M11、所述晶体管M2以及所述晶体管M7的源极接地。
4.如权利要求1所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，所述晶体管M12、所述晶体管M1以及所述晶体管M6的源极接入电源电压VDD。
5.如权利要求1-4任意一项所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，当触发器的D端为高电平且CK端为低电平时，晶体管M10和晶体管M11打开，以将连接支路A1的节点电位拉到地端电压Vss，打开晶体管M1，以将连接支路B1的节点拉至电源电压VDD。
6.如权利要求5所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，当连接支路B1的节点接近且小于晶体管M4的阈值电压绝对值的电位时，将晶体
7.如权利要求6所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，应用于光子计数。
8.如权利要求6所述的宽带宽分离输出的真单相时钟触发器结构的控制方法，其特征在于，包括以下步骤：
...【技术特征摘要】
1.一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，包括：
2.如权利要求1所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，所述晶体管m8的源极接入地端电压vss，所述晶体管m9的源极接入工作电压vdd。
3.如权利要求1所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，所述晶体管m11、所述晶体管m2以及所述晶体管m7的源极接地。
4.如权利要求1所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，所述晶体管m12、所述晶体管m1以及所述晶体管m6的源极接入电源电压vdd。
5.如权利要求1-4任意一项所述的一种宽带宽分离输出的真单相时钟触发器结构，其特征在于，当触发器的d端...
【专利技术属性】
技术研发人员：唐家豪，刘丰，唐超，许鹤松，
申请(专利权)人：杭州宇称电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。