摆率控制系统技术方案

本申请是申请号为2023117290871的分案申请。本发明专利技术提出了一种摆率控制电路。摆率控制电路包括比例计算电路，被配置为并行接收当前预设周期内的多个第一信号，并基于当前预设周期内的多个第一信号、上一预设周期内的多个调整后的第一信号和针对多个第一信号反相后的多个第二信号生成第一指示电压和第二指示电压；逻辑运算电路，被配置为根据第一指示电压与第一参考电压和第二参考电压的大小关系及第二指示电压与第一参考电压和第二参考电压的大小关系产生运算结果；及输出调整电路，被配置为根据运算结果确定是否对当前预设周期内的多个第一信号进行反相从而对应产生当前预设周期内的多个调整后的第一信号。

【技术实现步骤摘要】

本专利技术涉及电子电路，尤其涉及一种摆率控制系统。

技术介绍

1、芯片的信号输出电路主要负责将芯片内部的信号转换为外界可用的电压或电流信号。该电压或电流信号通过物理连线传输至外界，在传输的过程中，通常电源网络上会产生电压波动(例如，电压的下降和/或电压的增加)，该电压波动会降低传输信号的品质(比如，影响传输时间、产生震荡、增加或降低信号的摆率)。若多个信号的摆率范围较大，外界的接收端需要较长的时间才能全部接收完该多个信号。同时，过高的摆率还会引起过冲和下冲，从而增加功耗。另外，当芯片的信号输出电路输出多个信号时，若在任意两个相邻时刻，该多个信号从高电平转换为低电平的信号数基本等于从低电平转换为高电平的信号数，则该多个信号的摆率范围将会较小；若在任意两个相邻时刻，该多个信号从高电平转换为低电平的信号数与从低电平转换为高电平的信号数相差较多时，则该多个信号的摆率范围将会较大，同时也会增加输出电路的功耗。

技术实现思路

1、本申请提供了一种摆率控制系统。摆率控制系统包括：

2、摆率控制电路，被配置为并行本文档来自技高网...

【技术保护点】

1.一种摆率控制系统，其特征在于，所述摆率控制系统包括：

2.根据权利要求1所述的摆率控制系统，其特征在于，所述信号输出电路还被配置为产生指示信号，其中，处于第一逻辑的所述指示信号指示所述当前预设周期内的所述多个调整后的第一信号是将所述当前预设周期内的所述多个第一信号进行反相而得到的；处于第二逻辑的所述指示信号指示所述当前预设周期内的所述多个调整后的第一信号为所述当前预设周期内的所述多个第一信号，其中所述第一逻辑与所述第二逻辑不相同。

3.根据权利要求1所述的摆率控制系统，其特征在于，所述摆率控制电路包括：

4.根据权利要求3所述的摆率控制系统，其特征...

【技术特征摘要】

1.一种摆率控制系统，其特征在于，所述摆率控制系统包括：

2.根据权利要求1所述的摆率控制系统，其特征在于，所述信号输出电路还被配置为产生指示信号，其中，处于第一逻辑的所述指示信号指示所述当前预设周期内的所述多个调整后的第一信号是将所述当前预设周期内的所述多个第一信号进行反相而得到的；处于第二逻辑的所述指示信号指示所述当前预设周期内的所述多个调整后的第一信号为所述当前预设周期内的所述多个第一信号，其中所述第一逻辑与所述第二逻辑不相同。

3.根据权利要求1所述的摆率控制系统，其特征在于，所述摆率控制电路包括：

4.根据权利要求3所述的摆率控制系统，其特征在于，所述第一参考电压为预设摆率范围的终止电压，所述第二参考电压为所述预设摆率范围的起始电压。

5.根据权利要求3所述的摆率控制系统，其特征在于，所述比例计算电路包括：

6.根据权利要求5所述的摆率控制系统，其特征在于，所述第一比例计算电路包括：

7.根据权利要求6所述的摆率控制系统，其特征在于，所述多个支路中的每个支路包括并联连接的pmos晶体管和nmos晶体管以及电阻，其中，每个并联连接的pmos晶体管和nmos晶体管的第一端连接对应的第一信号在当前预设周期内的电压值，第二端连接所述电阻；其中，从任一调整后的第一信号在所述上一预设周期所处的电平状态到对应的第一信号在所述当前预设周期所处的电平状态，若发生电平转换，对应的nmos晶体管和对应的pmos晶体管被导通。

8.根据权利要求5所述的...

【专利技术属性】
技术研发人员：殷宁淳，
申请(专利权)人：河南省科学院集成电路研究所，
类型：发明
国别省市：