延时分配电路及延时分配方法组成比例

本发明专利技术提出一种延时分配电路，包括：级数可调数字延时电路，根据总延时时长对第零延时信号延迟m倍的预设时长并产生延时信号；数字延时参考电路，对延时信号延迟参考时长并产生第一时钟信号；模拟延时电路，根据总延时时长对延时信号延迟模拟延时时长并产生第二时钟信号；相位比较电路，对第一时钟信号和第二时钟信号进行相位比较并产生第一相位信号；及控制电路，根据第一相位信号产生多个控制信号，多个控制信号控制所接入的数字延时单元的个数是否由m个变为(m+1)个以将模拟延时时长变为调整后的模拟延时时长以及将m倍的预设时长变为(m+1)倍的预设时长，进而使模拟延时电路输出调整后的第二时钟信号。

【技术实现步骤摘要】

本专利技术涉及集成电路，尤其涉及一种延时分配电路及延时分配方法。

技术介绍

1、时钟信号被广泛的用于同步半导体器件的操作时序的信号。当从外部装置产生的时钟信号被用于半导体器件的内部电路时，该内部电路可能会引起时间延迟问题。因此，通常会在半导体器件中集成一些电路以补偿时间延迟。

2、然而，目前的一些电路一般都采用全数字电路来调整时间延迟。但由于全数字电路中每个延时单元的延迟时间均为固定值，从而造成延时跳跃以及延时精度差等问题。

技术实现思路

1、本申请提供一种延时分配电路。延时分配电路包括：级数可调数字延时电路，被配置为根据总延时时长对第零延时信号延迟m倍的预设时长并产生第m延时信号，其中，预设时长为级数可调数字延时电路中每个数字延时单元对接收的信号所延迟的时间；数字延时参考电路，与级数可调数字延时电路耦合，被配置为对第m延时信号延迟参考时长并产生第一时钟信号，其中，参考时长大于预设时长；模拟延时电路，与级数可调数字延时电路耦合，被配置为根据总延时时长对第m延时信号延迟模拟延时时长以产生第二时钟信号本文档来自技高网...

【技术保护点】

1.一种延时分配电路，其特征在于，所述延时分配电路包括：

2.根据权利要求1所述的延时分配电路，其特征在于，当所述第一相位信号指示所述第一时钟信号超前或同步于所述第二时钟信号时，所述多个控制信号中的第m控制信号由第二电平跳变为第一电平，所述多个控制信号中的第(m+1)控制信号由第一电平跳变为第二电平，其他控制信号继续保持第一电平，从而使所述级数可调数字延时电路中所接入的数字延时单元的个数由m个变为(m+1)个；当所述第一相位信号指示所述第一时钟信号滞后于所述第二时钟信号时，所述多个控制信号中的第m控制信号继续保持第二电平，其他控制信号继续保持第一电平，从而使所述级数可调数字延...

【技术特征摘要】

1.一种延时分配电路，其特征在于，所述延时分配电路包括：

2.根据权利要求1所述的延时分配电路，其特征在于，当所述第一相位信号指示所述第一时钟信号超前或同步于所述第二时钟信号时，所述多个控制信号中的第m控制信号由第二电平跳变为第一电平，所述多个控制信号中的第(m+1)控制信号由第一电平跳变为第二电平，其他控制信号继续保持第一电平，从而使所述级数可调数字延时电路中所接入的数字延时单元的个数由m个变为(m+1)个；当所述第一相位信号指示所述第一时钟信号滞后于所述第二时钟信号时，所述多个控制信号中的第m控制信号继续保持第二电平，其他控制信号继续保持第一电平，从而使所述级数可调数字延时电路中所接入的数字延时单元的个数依然是m个。

3.根据权利要求1所述的延时分配电路，其特征在于，当所述级数可调数字延时电路中所接入的数字延时单元的个数由m个变为(m+1)个时，所述级数可调数字延时电路对所述第零延时信号延迟(m+1)倍的所述预设时长并产生第(m+1)延时信号，所述模拟延时电路对所述第(m+1)延时信号延迟所述调整后的模拟延时时长并产生所述调整后的第二时钟信号，所述延时参考电路对所述第(m+1)延时信号延迟所述参考时长并产生调整后的第一时钟信号，所述相位比较电路对所述调整后的第一时钟信号和所述调整后的第二时钟信号进行相位比较并产生调整后的第一相位信号，其中，当所述调整后的第一相位信号指示出所述调整后的第一时钟信号滞后于所述调整后的第二时钟信号时，所述模拟延时电路输出所述调整后的第二时钟信号。

4.根据权利要求1所述的延时分配电路，其特征在于，所述级数可调数字延时电路包括依次连接的多个数字延时单元以及对应设置的多个开关电路，其中，每个数字延时单元均对应连接一个开关电路，所述多个控制信号中的第m控制信号控制所述多个开关电路中的第m开关电路导通，除所述第m控制信号之外的其他控制信号控制除所述第m开关电路之外的其他开关电路断开，从而使m个数字延时单元对所述第零延时信号进行延迟以产生所述第m延时信号，进而将所述第m延时信号分别输出至所述模拟延时电路和所述延时参考电路。

5.根据权利要求1所述的延时分配电路，其特征在于，所述相位比较电路包括第一相位比较器和复位电路；其中，所述第一相位比较器分别与所述延时参考电路和所述模拟延时电路耦合，所述复位电路与所述第一相位比较器耦合；所述第一相位比较器被配置为根据所述第一时钟信号与所述第二时钟信号之间的相位关系控制所述第一相位信号进行第一次电平转换，所述复位电路被配置为根据所述第一相位信号和所述第二时钟信号产生复位信号，以控制所述第一相位信号进行第二次电平转换。

6.根据权利要求5所述的延时分配电路，其特征在于，在所述第一时钟信号超前于或同步于所述第二时钟信号的条件下，当所述第一时钟信号的第一个上升沿到来时，所述第一相位信号由第一电平跳变为第二电平，当所述第二时钟信号的第一个上升沿到来时，所述复位信号由第一电平跳变为第二电平，从而控制所述第一相位信号由第二...

【专利技术属性】
技术研发人员：殷宁淳，
申请(专利权)人：河南省科学院集成电路研究所，
类型：发明
国别省市：