System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术属于半导体领域,尤其涉及一种半浮栅同质结及其制备方法。
技术介绍
1、半导体pn结是现代电子和光电子学中最基本的单元器件。传统的pn结通常是通过离子注入以分别用施主和受主杂质掺杂半导体的两个相邻区域来创建的。这样的器件在制备完成之后是不可编程的,因为一旦形成掺杂,便无法形成半导体材料不同极性的转换。此外,为了增加集成密度,当工艺技术节点降低到纳米尺度时,传统的离子掺杂和注入技术会导致器件性能的退化。原子层厚度二维晶体的出现使得pn结能够在极限厚度下通过二维p型和n型半导体的范德华堆叠或通过静电掺杂相邻区域来实现。pn结可用于制备光电二极管以及发光二极管,也可以实现整流效应,但由于缺少可编程的电压调控,无法实现选区的掺杂、同质结的转换、多值逻辑以及数据存储等其他功能,因而也无法实现集多种功能于一体的器件设计,因此限制了其在功能器件领域的应用。
技术实现思路
1、因此,本专利技术的目的在于克服上述现有技术的缺陷,提供了一种半浮栅同质结,包括控制栅层和依次设置在所述控制栅层之上的阻挡层、浮栅层、隧穿层和沟道层,还包括设置在所述沟道层上的漏极和源极,其中,所述隧穿层包括第一区域和第二区域,所述浮栅层与所述隧穿层的第一区域相接触。
2、根据本专利技术的半浮栅同质结,优选地,所述第一区域的面积等于所述第二区域的面积。
3、根据本专利技术的半浮栅同质结,优选地,所述隧穿层的所述第二区域与所述阻挡层相接触。
4、根据本专利技术的半浮栅同质结,优选地,所
5、根据本专利技术的半浮栅同质结,优选地,所述控制栅层为p型掺杂的重掺硅。
6、根据本专利技术的半浮栅同质结,优选地,所述阻挡层为sio2。
7、根据本专利技术的半浮栅同质结,优选地,所述浮栅层为mlg二维材料。
8、根据本专利技术的半浮栅同质结,优选地,所述隧穿层为hbn二维材料。
9、根据本专利技术的半浮栅同质结,优选地,所述沟道层为inse、mos2、mote2或ws2二维材料。
10、本专利技术还提供了一种半浮栅同质结的制备方法,包括如下步骤:
11、制备控制栅层;
12、在所述控制栅层上依次堆垛阻挡层、浮栅层、隧穿层和沟道层,其中,所述隧穿层包括第一区域和第二区域,所述浮栅层与所述隧穿层的第一区域相接触;以及
13、在所述沟道层上制备源极和漏极。
14、与现有技术相比,本专利技术的半浮栅同质结使单一器件具备多种功能。通过在控制栅上施加不同的电压脉冲,改变浮栅一侧半导体材料掺杂类型,从而使整个同质结的电导机制发生变化。本结构还可以在20ns的超快编程速度下实现各种操作与功能,这也大大减少了器件的功耗。其设计结构从下至上依次为:选用重掺硅作为控制栅;选用硅片表面自然氧化的二氧化硅作为阻挡层;选用多层石墨作为浮栅;选用六方氮化硼作为隧穿层;选用二维半导体材料作为沟道;使用金属作为源漏极。该器件主要可以实现的功能如下:(1)通过改变控制栅电压脉冲的极性实现不同同质结的形成,并利用pn结实现整流效应。(2)通过改变控制栅电压脉冲的极性与源漏电压的极性实现多个电流态的稳定存储于数据切换。(3)通过改变源漏电压的幅值与极性实现二值逻辑和三值逻辑的输出。(4)通过在控制栅上施加正的脉冲电压使浮栅一侧的二维材料实现p型掺杂,在光照下pn结结区产生光生载流子,并在接通后具有光电效应。(5)通过在控制栅上施加正的脉冲电压使浮栅一侧的二维材料实现p型掺杂,光照下产生光生电动势,具有光伏效应。
本文档来自技高网...【技术保护点】
1.一种半浮栅同质结,包括控制栅层和依次设置在所述控制栅层之上的阻挡层、浮栅层、隧穿层和沟道层,还包括设置在所述沟道层上的漏极和源极,其中,所述隧穿层包括第一区域和第二区域,所述浮栅层与所述隧穿层的第一区域相接触。
2.根据权利要求1所述的半浮栅同质结,其中,所述第一区域的面积等于所述第二区域的面积。
3.根据权利要求1或2所述的半浮栅同质结,其中,所述隧穿层的所述第二区域与所述阻挡层相接触。
4.根据权利要求1或2所述的半浮栅同质结,其中,所述控制栅、所述阻挡层、所述浮栅层、所述隧穿层和所述沟道层的材料为硅半导体或者二维材料。
5.根据权利要求1或2所述的半浮栅同质结,其中,所述控制栅层为p型掺杂的重掺硅。
6.根据权利要求1或2所述的半浮栅同质结,其中,所述阻挡层为SiO2。
7.根据权利要求1或2所述的半浮栅同质结,其中,所述浮栅层为MLG二维材料。
8.根据权利要求1或2所述的半浮栅同质结,其中,所述隧穿层为hBN二维材料。
9.根据权利要求1所述的半浮栅同质结,其中,所述沟道
10.一种根据权利要求1-9中任一项所述的半浮栅同质结的制备方法,包括如下步骤:
...【技术特征摘要】
1.一种半浮栅同质结,包括控制栅层和依次设置在所述控制栅层之上的阻挡层、浮栅层、隧穿层和沟道层,还包括设置在所述沟道层上的漏极和源极,其中,所述隧穿层包括第一区域和第二区域,所述浮栅层与所述隧穿层的第一区域相接触。
2.根据权利要求1所述的半浮栅同质结,其中,所述第一区域的面积等于所述第二区域的面积。
3.根据权利要求1或2所述的半浮栅同质结,其中,所述隧穿层的所述第二区域与所述阻挡层相接触。
4.根据权利要求1或2所述的半浮栅同质结,其中,所述控制栅、所述阻挡层、所述浮栅层、所述隧穿层和所述沟道层的材料为硅半导体或者二维材料。...
【专利技术属性】
技术研发人员:王昊,鲍丽宏,高鸿钧,
申请(专利权)人:中国科学院物理研究所,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。