【技术实现步骤摘要】
本申请涉及半导体，特别是涉及一种半导体结构的制备方法及半导体结构。
技术介绍
1、外延生长是半导体制造中一种常用的技术，外延生长可以较好地控制外延层的掺杂浓度，并可以在硅表面上限定的区域内选择性生长外延层。例如，可以采用外延生长工艺，在位于硅衬底中的沟槽内选择性生长外延层以填充沟槽。
2、超结器件是中高压领域的一种十分重要的功率器件。超结器件中的超结结构是由交替排列的p型半导体柱和n型半导体柱组成，超结结构通常作为超结器件的漂移区代替单一类型的漂移区，可以减小器件的导通电阻而不会影响器件的击穿电压。目前，超结结构的制备方法通常是首先在n型硅外延层中形成多个沟槽，接下来在多个沟槽内外延生长p型半导体层，以形成交替排列的p型半导体柱和n型半导体柱。但是采用上述方法形成的超结结构的表面容易在制备过程中产生缺陷。由于超结器件包括多个器件单元结构，各器件单元结构通常形成于超结结构的表面，因此超结结构表面的缺陷会影响超结器件的性能。
技术实现思路
1、有鉴于此，本申请实施例为解决
技术介绍
中存在的至少一个问题而提供一种半导体结构的制备方法及半导体结构。
2、第一方面，本申请实施例提供了一种半导体结构的制备方法，所述方法包括：
3、提供第一半导体材料层；
4、在所述第一半导体材料层的表面形成掩膜层；所述掩膜层包括依次层叠的第一掩膜层、第二半导体材料层和第二掩膜层；所述掩膜层具有暴露所述第一半导体材料层的部分区域的开口；其中，所述第二半导体材料层为晶体
5、以所述掩膜层为掩膜刻蚀所述第一半导体材料层，形成至少两个沟槽；
6、去除所述第二掩膜层，暴露所述第二半导体材料层的上表面；
7、执行外延生长工艺，以在至少两个所述沟槽内填满第三半导体材料层，所述第三半导体材料层在经至少两个所述沟槽暴露出的所述第一半导体材料层的侧壁和底壁上以及在所述第二半导体材料层的上表面上选择性外延生长。
8、结合本申请的第一方面，在一可选实施方式中，所述第一半导体材料层为具有第一导电类型的单晶硅层，所述第三半导体材料层为具有第二导电类型硅材料层，所述第一导电类型与所述第二导电类型电性相反。
9、结合本申请的第一方面，在一可选实施方式中，所述第一掩膜层为氧化物层，所述第二半导体材料层为多晶硅层，所述第二掩膜层为氧化物层。
10、结合本申请的第一方面，在一可选实施方式中，所述第二半导体材料层的厚度为500埃至3000埃。
11、结合本申请的第一方面，在一可选实施方式中，所述第二半导体材料层的厚度为1500埃至2000埃。
12、结合本申请的第一方面，在一可选实施方式中，所述第一掩膜层的厚度为500埃至3000埃；和/或，所述第二掩膜层的厚度为15000埃至40000埃。
13、结合本申请的第一方面，在一可选实施方式中，在所述执行外延生长工艺之后，所述半导体结构的制备方法还包括：
14、去除所述第三半导体材料层中位于所述沟槽之外的部分以及所述第二半导体材料层；
15、去除所述第一掩膜层。
16、结合本申请的第一方面，在一可选实施方式中，所述第一半导体材料层的位于相邻两所述沟槽之间的部分和所述第三半导体材料层的位于所述沟槽内的部分构成超结结构；在所述去除所述第一掩膜层之后，所述半导体结构的制备方法还包括：
17、在所述第一半导体材料层的位于相邻两所述沟槽之间的部分上形成栅极结构。
18、结合本申请的第一方面，在一可选实施方式中，在所述形成至少两个沟槽之后，在所述执行外延生长工艺之前，所述半导体结构的制备方法还包括：
19、采用热氧化工艺在经至少两个所述沟槽暴露出的所述第一半导体材料层的侧壁和底壁上形成牺牲层；
20、去除所述牺牲层，暴露所述第一半导体材料层的侧壁和底壁。
21、第二方面，本申请实施例提供了一种半导体结构，所述半导体结构采用如前述实施例中任一所述的半导体结构的制备方法中的步骤制备得到。
22、本申请实施例所提供的半导体结构的制备方法及半导体结构，通过提供第一半导体材料层；在所述第一半导体材料层的表面形成掩膜层；所述掩膜层包括依次层叠的第一掩膜层、第二半导体材料层和第二掩膜层；所述掩膜层具有暴露所述第一半导体材料层的部分区域的开口；其中，所述第二半导体材料层为晶体材料层；以所述掩膜层为掩膜刻蚀所述第一半导体材料层，形成至少两个沟槽；去除所述第二掩膜层，暴露所述第二半导体材料层的上表面；执行外延生长工艺，以在至少两个所述沟槽内填满第三半导体材料层，所述第三半导体材料层在经至少两个所述沟槽暴露出的所述第一半导体材料层的侧壁和底壁上以及在所述第二半导体材料层的上表面上选择性外延生长。如此，在执行外延生长工艺前，去除第二掩膜层，暴露第二半导体材料层的上表面，使得在至少两个沟槽内填满第三半导体材料层的过程中，第三半导体材料层同时在第二半导体材料层的上表面上选择性外延生长，因此，可以避免第三半导体材料层在相邻的沟槽之间的第二半导体材料层的上表面自两侧向中间延伸生长导致接触形成挤压应力，以及由此在位于第二半导体材料层下方的第一半导体材料层的表层产生应力并形成位错缺陷，从而可以避免器件漏电，提升器件的性能。
23、本申请附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本申请的实践了解到。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，所述方法包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一半导体材料层为具有第一导电类型的单晶硅层，所述第三半导体材料层为具有第二导电类型硅材料层，所述第一导电类型与所述第二导电类型电性相反。
3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述第一掩膜层为氧化物层，所述第二半导体材料层为多晶硅层，所述第二掩膜层为氧化物层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二半导体材料层的厚度为500埃至3000埃。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第二半导体材料层的厚度为1500埃至2000埃。
6.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一掩膜层的厚度为500埃至3000埃；和/或，所述第二掩膜层的厚度为15000埃至40000埃。
7.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述执行外延生长工艺之后，所述方法还包括：
8.根据权利要
9.根据权利要求1所述的半导体结构的制备方法，其特征在于，在所述形成至少两个沟槽之后，在所述执行外延生长工艺之前，所述方法还包括：
10.一种半导体结构，其特征在于，所述半导体结构采用权利要求1至9中任意一项所述的半导体结构的制备方法制成。
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，所述方法包括：
2.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第一半导体材料层为具有第一导电类型的单晶硅层，所述第三半导体材料层为具有第二导电类型硅材料层，所述第一导电类型与所述第二导电类型电性相反。
3.根据权利要求1或2所述的半导体结构的制备方法，其特征在于，所述第一掩膜层为氧化物层，所述第二半导体材料层为多晶硅层，所述第二掩膜层为氧化物层。
4.根据权利要求1所述的半导体结构的制备方法，其特征在于，所述第二半导体材料层的厚度为500埃至3000埃。
5.根据权利要求4所述的半导体结构的制备方法，其特征在于，所述第二半导体材料层的厚度为1500埃至2000埃。
6.根据权利要求1所述的半导体结构的制备...
【专利技术属性】
技术研发人员：黄熙，韩廷瑜，李天澍，
申请(专利权)人：芯联集成电路制造股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。