一种芯片封装用阵列柱结构及其制备方法技术

本发明专利技术涉及芯片封装技术领域，公开了一种芯片封装用阵列柱结构及其制备方法，包括塑封集成平台以及嵌设于塑封集成平台中的阵列柱组件，所述阵列柱组件包括多根导柱，所述导柱至少有一端设有电镀层；所述塑封集成平台的下表面与阵列柱组件的下端面齐平设置，所述塑封集成平台的上表面与阵列柱组件的上端面之间的间距为h1；或者，所述塑封集成平台的上表面与阵列柱组件的上端面之间的间距为h2，所述塑封集成平台的下表面与阵列柱组件的下端面之间的间距为h3；其中，h1＞0，h2＞0，h3＞0，h1＞h2，h1＞h3；本发明专利技术提供的一种芯片封装用阵列柱结构及其制备方法，解决了单颗铜柱在封装集成中难度大、可靠性低和效率低的问题。

【技术实现步骤摘要】

本专利技术涉及芯片封装，具体涉及一种芯片封装用阵列柱结构及其制备方法。

技术介绍

1、集成电路的发展趋势是越来越追求多功能、高性能、高散热、高集成度、高可靠性和低成本。芯片封装技术在集成电路的制作过程中发挥着至关重要的作用，芯片封装工艺的可行性、封装质量、封装可靠性，直接决定了集成电路是否满足设计要求以及能否被制造出来。封装工艺决定了集成电路的结构和性能。封装成本在集成电路总成本中所占的比例也越来越大。随着集成电路的晶圆制程发展到纳米级，芯片上集成的晶体管数量向更高密度发展，输入输出信号io引脚数量越来越高，io引脚的间距发展到低于100μm以下，封装工艺技术朝着更高密度方向发展。铜柱凸点封装技术，以其独特的凸点细间距优势，良好的导热性能、抗电迁移性能、质量一致性和可靠性，已经成为先进芯片封装工艺的核心技术，主导着芯片封装技术向高密度、超细间距方向发展。

2、目前，使用铜柱封装技术方案直接使用单颗铜柱，单颗铜柱包装成编带方式。单颗铜柱是采用机械加工方式单颗地加工出来，进行表面处理然后做成编带方式，便于自动化方式使用。该工艺实施的主要步骤如下：<本文档来自技高网...

【技术保护点】

1.一种芯片封装用阵列柱结构，其特征在于：包括塑封集成平台以及嵌设于塑封集成平台中的阵列柱组件，所述阵列柱组件包括多根导柱，所述导柱至少有一端设有电镀层；所述塑封集成平台的下表面与阵列柱组件的下端面齐平设置，所述塑封集成平台的上表面与阵列柱组件的上端面之间的间距为h1；或者，所述塑封集成平台的上表面与阵列柱组件的上端面之间的间距为h2，所述塑封集成平台的下表面与阵列柱组件的下端面之间的间距为h3；其中，h1＞0，h2＞0，h3＞0，h1＞h2，h1＞h3。

2.根据权利要求1所述的一种芯片封装用阵列柱结构，其特征在于：所述塑封集成平台采用塑封胶、UF胶、绝缘玻璃或者陶瓷制成。...

【技术特征摘要】

1.一种芯片封装用阵列柱结构，其特征在于：包括塑封集成平台以及嵌设于塑封集成平台中的阵列柱组件，所述阵列柱组件包括多根导柱，所述导柱至少有一端设有电镀层；所述塑封集成平台的下表面与阵列柱组件的下端面齐平设置，所述塑封集成平台的上表面与阵列柱组件的上端面之间的间距为h1；或者，所述塑封集成平台的上表面与阵列柱组件的上端面之间的间距为h2，所述塑封集成平台的下表面与阵列柱组件的下端面之间的间距为h3；其中，h1＞0，h2＞0，h3＞0，h1＞h2，h1＞h3。

2.根据权利要求1所述的一种芯片封装用阵列柱结构，其特征在于：所述塑封集成平台采用塑封胶、uf胶、绝缘玻璃或者陶瓷制成。

3.根据权利要求1所述的一种芯片封装用阵列柱结构，其特征在于：所述导柱包括金属核柱，所述金属核柱由金属材料制成；或者，所述导柱包括塑核柱，所述塑核柱由有机材料制成。

4.根据权利要求3所述的一种芯片封装用阵...

【专利技术属性】
技术研发人员：饶跃峰，
申请(专利权)人：上海白泽芯半导体科技有限公司，
类型：发明
国别省市：