【技术实现步骤摘要】
本申请涉及半导体，尤其涉及一种存储芯片及电子设备。
技术介绍
1、在过去的几十年中，信息技术迅猛发展，电子设备的中央处理器(centricprocessing unit，cpu)的计算能力依然在按照摩尔定律发展，但是存储的性能并没有显著的提高，造成存储的性能和计算能力发展的不匹配。为改善这一问题，引入缓存技术。这样当cpu要读取数据时，会首先从缓存(或称缓存器)中查找需要的数据，若查找到则直接返回，若查找不到再从内存储器中查找。
2、目前的缓存器基本采用静态随机存取存储器(static random access memory，sram)构成。然而，sram的结构较为复杂，例如其存储单元包括六个晶体管(6t)，这样就导致sram所占据的面积较大，影响其所在芯片的面积效率(cell efficiency)。
技术实现思路
1、本申请实施例提供一种存储芯片及电子设备，用于减小缓存器所占据的面积，提高存储芯片的面积效率。
2、为达到上述目的，本申请的实施例采用如下技术方案：
3、第一方面，提供了一种存储芯片，该存储芯片包括缓存器。缓存器包括：第一堆叠结构、第一导电柱、第一铁电层、读晶体管和写晶体管。其中，第一堆叠结构包括至少一层第一板线层和位于第一板线层相对两侧的第一介质层。在第一板线层的数量为多层的情况下，该多层第一板线层相连接。第一导电柱贯穿第一堆叠结构。第一铁电层位于第一板线层和第一导电柱之间，且环绕第一导电柱。读晶体管位于第一堆叠结构下方，且读
4、本申请实施例所提供的存储芯片中的缓存器，采用铁电存储器形成。该缓存器中，第一导电柱可以作为一个电极，第一堆叠结构所包括的各第一板线层环绕第一导电柱的部分可以作为另一个电极，使得第一导电柱、环绕该第一导电柱的第一铁电层及各第一板线层中环绕第一导电柱的部分，构成一个第一铁电电容。该第一铁电电容呈三维结构，可以有效减小第一铁电电容在第一板线层所在平面上占据的面积。
5、而且，与每个第一导电柱对应的第一铁电电容，及与该第一导电柱相连接的读晶体管、写晶体管，可以构成2t1c结构的铁电缓存单元。该铁电缓存单元结构简单，其所占据的面积小于sram中包括6t的存储单元所占据的面积。这样便可以简化缓存器的结构，有效减小缓存器所占据的面积，进而可以减小存储芯片中缓存器的面积占比，提高存储芯片的面积效率。
6、在第一方面可能的实现方式中，缓存器还包括：位于第一堆叠结构上方的第一导线，和沿第一方向延伸的第一接触柱。上述至少一层第一板线层通过第一接触柱与第一导线相连接。第一方向为垂直于第一板线层所在平面的方向。第一导线用于传输电信号(例如基准电压)。通过设置第一接触柱和第一导线，可以将第一导线所传输的电信号经第一接触柱同时(或基本同时)传输至第一堆叠结构所包括的至少一层第一板线层，也即，同时(或基本同时)传输至各第一铁电电容的一个电极，配合第一铁电电容存储数据。
7、在第一方面可能的实现方式中，在第一板线层的数量为多层的情况下，多层第一板线层形成多个台阶。台阶上设置有至少一个第一接触柱，台阶与至少一个第一接触柱的底端相接触。各台阶上设置的第一接触柱的顶端，均与第一导线相接触。本申请实施例利用上述多层第一板线层形成多个台阶，并在各台阶上设置第一接触柱，通过第一导线和第一接触柱将各层第一板线层电连接到一起，可以避免对第一堆叠结构进行深孔刻蚀，简化缓存器的制备工艺。
8、在第一方面可能的实现方式中，缓存器还包括：沿第一方向延伸的第二接触柱。第二接触柱的一端与第一导线相接触，第二接触柱的另一端用于接收基准电压。第一方向为垂直于第一板线层所在平面的方向。第二接触柱所接收的基准电压，可以依次经第一导线、第一接触柱传输至第一板线层，配合对第一铁电电容的数据写入。
9、在第一方面可能的实现方式中，存储芯片还包括：铁电内存储器。存储芯片具有存储区和位于存储区的至少一侧的冗余区，铁电内存储器位于存储区，缓存器位于冗余区。铁电内存储器可实现高存储密度。本申请实施例通过在铁电内存储器上集成缓存器，可以将常用的数据存储在缓存器中，使得缓存器位于cpu和铁电内存储器之间，并作为cpu和铁电内存储器之间的桥梁。这样在cpu重复读取相同的数据时，便可以直接从缓存器中读取，从而有效减少cpu对铁电内存储器的访问次数，有效降低铁电内存储器的时延。
10、在第一方面可能的实现方式中，铁电内存储器包括：第二堆叠结构、第二导电柱和第二铁电层。第二堆叠结构包括交替层叠的多层第二板线层和多层第二介质层。第二导电柱贯穿第二堆叠结构。第二铁电层位于第二板线层和第二导电柱之间，且环绕第二导电柱。其中，第一板线层和第二板线层材料相同且同层设置，第一介质层和第二介质层材料相同且同层设置。本申请实施例可以在同一次构图工艺中，对同一膜层进行刻蚀，形成第一板线层和第二板线层，或者，本申请实施例可以在同一次构图工艺中，对同一膜层进行刻蚀，形成第一介质层和第二介质层。这也就意味着，缓存器的形成步骤，兼容于铁电内存储器的形成步骤，有利于简化制备工艺。
11、在第一方面可能的实现方式中，铁电内存储器还包括：位于第二堆叠结构上方的多条第二导线。多条第二导线分别与多层第二板线层相连接。
12、在第一方面可能的实现方式中，铁电内存储器的图案精度，高于缓存器的图案精度。相比于缓存器，铁电内存储器的图案(包括但不限于经刻蚀形成的膜层、信号线、深孔等图案)的实际尺寸值与理论尺寸值之间更为接近。
13、在第一方面可能的实现方式中，读晶体管采用前道工艺形成。这样可以提高读晶体管的性能，进而有利于提高数据的读取速度，降低读取数据的时间，降低时延。
14、在第一方面可能的实现方式中，写晶体管位于第一堆叠结构的上方。写晶体管采用后道工艺形成。这样不仅可以减小写晶体管的面积，还可以减小写晶体管和读晶体管在第一板线层所在平面上的正投影面积，有利于减小铁电缓存单元的面积，增大单位面积内铁电缓存单元的密度，提高缓存器的容量。
15、在第一方面可能的实现方式中，写晶体管和读晶体管，在第一板线层所在平面上的正投影相交叠。这样有利于进一步减小写晶体管和读晶体管在第一板线层所在平面上的正投影面积，可以进一步增大单位面积内铁电缓存单元的密度，提高缓存器的容量。
16、在第一方面可能的实现方式中，缓存器还包括：位于读晶体管和第一堆叠结构之间的第一互联层，及位于第一堆叠结构上方的第二字线和第二位线。第一互联层包括第一字线和第一位线，读晶体管的源极和漏极中的一者与第一字线电连接，读晶体管的源极和漏极中的另一者与第一位线电连接。写晶体管的栅极与第二字线电连接，写晶体管的源极和漏极中的另一者与第二位线电连接。
17、在第一方面可能的实现方式中，写晶体管位于第一堆叠结构的下方。写晶体管采用本文档来自技高网...
【技术保护点】
1.一种存储芯片，其特征在于，所述存储芯片包括缓存器，所述缓存器包括：
2.根据权利要求1所述的存储芯片，其特征在于，所述缓存器还包括：
3.根据权利要求2所述的存储芯片，其特征在于，在所述第一板线层的数量为多层的情况下，
4.根据权利要求2所述的存储芯片，其特征在于，所述缓存器还包括：沿第一方向延伸的第二接触柱，所述第二接触柱的一端与所述第一导线相接触，所述第二接触柱的另一端用于接收基准电压；
5.根据权利要求1～4中任一项所述的存储芯片，其特征在于，所述存储芯片还包括：铁电内存储器；
6.根据权利要求5所述的存储芯片，其特征在于，所述铁电内存储器包括：
7.根据权利要求6所述的存储芯片，其特征在于，所述铁电内存储器还包括：位于所述第二堆叠结构上方的多条第二导线；
8.根据权利要求5所述的存储芯片，其特征在于，所述铁电内存储器的图案精度，高于所述缓存器的图案精度。
9.根据权利要求1所述的存储芯片，其特征在于，所述读晶体管采用前道工艺形成。
10.根据权利要求1所述的存储
11.根据权利要求10所述的存储芯片，其特征在于，所述写晶体管和所述读晶体管，在所述第一板线层所在平面上的正投影相交叠。
12.根据权利要求10所述的存储芯片，其特征在于，所述缓存器还包括：
13.根据权利要求1所述的存储芯片，其特征在于，所述写晶体管位于所述第一堆叠结构的下方；
14.根据权利要求13所述的存储芯片，其特征在于，所述缓存器还包括：位于所述写晶体管和所述第一堆叠结构之间、且位于所述读晶体管和所述第一堆叠结构之间的第二互联层；
15.一种电子设备，其特征在于，所述电子设备包括：中央处理器，及如权利要求1～14中任一项所述的存储芯片。
...【技术特征摘要】
1.一种存储芯片，其特征在于，所述存储芯片包括缓存器，所述缓存器包括：
2.根据权利要求1所述的存储芯片，其特征在于，所述缓存器还包括：
3.根据权利要求2所述的存储芯片，其特征在于，在所述第一板线层的数量为多层的情况下，
4.根据权利要求2所述的存储芯片，其特征在于，所述缓存器还包括：沿第一方向延伸的第二接触柱，所述第二接触柱的一端与所述第一导线相接触，所述第二接触柱的另一端用于接收基准电压；
5.根据权利要求1～4中任一项所述的存储芯片，其特征在于，所述存储芯片还包括：铁电内存储器；
6.根据权利要求5所述的存储芯片，其特征在于，所述铁电内存储器包括：
7.根据权利要求6所述的存储芯片，其特征在于，所述铁电内存储器还包括：位于所述第二堆叠结构上方的多条第二导线；
8.根据权利要求5所述的存储芯片，其特征在于，所述铁电内存储器的图案精度，...
【专利技术属性】
技术研发人员：景蔚亮，王正波，王易成，章文强，殷士辉，廖恒，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。