【技术实现步骤摘要】
本专利技术的涉及半导体；特定来说，涉及经堆叠半导体方法及设备。
技术介绍
1、随着半导体封装在能力上的提高以及更多处理器及逻辑电路的添加，半导体封装的组件之间的热传导性及结构支撑变得更难以管理。需要改善半导体封装的组件之间的热传导性及结构支撑以改善封装的合格率及耐久性。举例来说，通过将裸片堆叠在封装内而互连裸片会增加互连密度，但呈现出未解决的机械及热挑战。半导体封装可包含具有增强的能力以为封装提供支撑的互连组件。互连组件还可包含遍及封装传导热耗散及利用主动冷却的能力。提供支撑、传导热耗散及利用主动冷却的能力允许半导体封装具有较高功率密度、耐久性及效率。另外，可需要利用混合式铜接合的常见过程流程来满足经制造半导体封装的多个配置并最小化供应链复杂性，同时满足针对信号带宽、功率递送网络(pdn)及热耗散的产品要求。
技术实现思路
1、在一个方面中，本文中所公开的专利技术性概念的实施例针对于一种方法。所述方法提供一或多个顶部裸片、一或多个底部裸片、铜接垫的两个或更多个层，及两个或更多个介电层，其中所述一或多个顶部裸片中的每一者的第一表面耦合到第一互连层，且所述一或多个底部裸片中的每一者的第一表面耦合到第二互连层。所述第一及第二互连层可包含铜接垫的所述两个或更多个层中的一者及所述两个或更多个介电层中的一者。共同地，所述一或多个顶部裸片与所述一或多个底部裸片之间的所述第一与第二互连层的面对面耦合包含所述一或多个经耦合顶部裸片之间的填料。薄化所述一或多个裸片的表面以界定连续表面。将支撑裸片的表面
2、在另一方面中，本文中所公开的专利技术性概念的实施例针对于一种芯片封装。所述芯片封装可包含一或多个顶部裸片、一或多个底部裸片、铜接垫的两个或更多个层、两个或更多个介电层、第一互连层、第二互连层、材料、支撑裸片，及多个微凸块。所述一或多个顶部裸片中的每一者的第一表面耦合到所述第一互连层，且所述一或多个底部裸片中的每一者的第一表面耦合到所述第二互连层。所述第一及第二互连层各自可包含铜接垫的所述两个或更多个层中的一者及所述两个或更多个介电层中的一者。共同地，所述一或多个顶部裸片与所述一或多个底部裸片之间的所述第一与第二互连层经由混合式铜接合而面对面耦合。材料沉积在所述一或多个经耦合顶部裸片之间。所述支撑裸片的表面耦合到所述一或多个顶部裸片的第二表面。所述多个微凸块耦合到所述一或多个底部裸片中的至少一者的第二表面。
3、在另一方面中，本文中所公开的专利技术性概念的实施例针对于一种半导体封装。所述半导体封装是通过以下过程获得。所述过程提供制作一或多个芯片封装。所述经制作芯片封装是依据以下方法获得。所述方法提供一或多个顶部裸片、一或多个底部裸片、铜接垫的两个或更多个层，及两个或更多个介电层，其中所述一或多个顶部裸片中的每一者的第一表面耦合到第一互连层，且所述一或多个底部裸片中的每一者的第一表面耦合到第二互连层。所述第一及第二互连层各自可包含铜接垫的所述两个或更多个层中的一者及所述两个或更多个介电层中的一者。共同地，所述一或多个顶部裸片与所述一或多个底部裸片之间的所述第一与第二互连层的面对面耦合包含沉积材料以填充所述一或多个顶部裸片之间的一或多个间隙。薄化所述一或多个裸片的表面以界定连续表面。将支撑裸片的表面耦合到所述一或多个顶部裸片中的至少一者的第二表面。在操作中，可在将所述支撑裸片的所述表面耦合到所述一或多个顶部裸片中的至少一者的所述第二表面之前堆叠顶部裸片的相继层。
4、所述一或多个底部裸片中的至少一者的第二表面耦合到第一多个微凸块。所述一或多个经制作芯片封装耦合到中介层。所述中介层的第二表面耦合到第二多个微凸块。所述第二多个微凸块耦合到衬底的第一表面。所述衬底的第二表面耦合到第三多个微凸块。
5、提供本
技术实现思路
仅作为对具体实施方式及图式中完全描述的标的物的介绍。本
技术实现思路
不应视为描述本质特征或用于确定权利要求书的范围。此外，应理解，前述专利技术说明及以下具体实施方式两者均仅为实例性及解释性且未必限制所主张的标的物。并入于本说明书中并构成本说明书的一部分的所附图式图解说明本文中所公开的专利技术性概念的示范性实施例，并与一般说明一起用于解释原理。
6、一些图式可描述用于制作装置的过程流程。可为用于制作装置的步骤序列的过程流程可具有可在两个或更多个相继步骤之间共用的许多结构、编号、标记。在此些情形中，可能已在先前的步骤图中描述用于某些步骤图的一些标记、编号及结构。
本文档来自技高网...【技术保护点】
1.一种方法，其包括以下步骤：
2.根据权利要求1所述的方法，其进一步包括经由所述混合式铜接合将所述一或多个顶部裸片的一或多个额外顶部裸片的第一表面耦合到所述一或多个顶部裸片的所述第二表面，其中所述一或多个额外顶部裸片中的至少一者的第二表面经由接合膜耦合到所述支撑裸片的所述第一表面。
3.根据权利要求1所述的方法，其中将所述支撑裸片的所述第一表面耦合到所述一或多个顶部裸片中的至少一者的所述第二表面包括：经由接合膜将所述支撑裸片耦合到所述一或多个顶部裸片中的至少一者的所述第二表面。
4.根据权利要求1所述的方法，其中所述支撑裸片包括微流体通道。
5.一种芯片封装，其包括：
6.根据权利要求5所述的芯片封装，其中所述一或多个顶部裸片的一或多个额外顶部裸片经由所述混合式铜接合耦合到所述一或多个顶部裸片的所述第二表面，其中所述一或多个额外顶部裸片中的至少一者的第二表面经由接合膜耦合到所述支撑裸片的所述第一表面。
7.根据权利要求5所述的芯片封装，其中所述支撑裸片包括以下各项中的一或多者：
8.根据权利要求
9.根据权利要求5所述的芯片封装，其中所述一或多个顶部裸片的所述第二表面与所述支撑裸片的所述第一表面经由接合膜而耦合。
10.根据权利要求9所述的芯片封装，其中所述接合膜包括填料材料及树脂材料，
11.根据权利要求9所述的芯片封装，其中所述接合膜包括介电材料，其中所述介电材料包括以下各项中的一或多者：
12.根据权利要求5所述的芯片封装，其中所述一或多个顶部裸片及所述一或多个底部裸片中的至少一者进一步包括以下各项中的一或多者：
13.根据权利要求5所述的芯片封装，其中所述一或多个顶部裸片及所述一或多个底部裸片中的至少一者包括有源裸片。
14.根据权利要求5所述的芯片封装，其中所述支撑裸片包括微流体通道。
15.根据权利要求5所述的芯片封装，其中所述材料包括以下各项中的一或多者：
16.一种半导体封装，其是通过包括以下步骤的过程获得：
17.根据权利要求16所述的半导体封装，其进一步包括：
18.根据权利要求16所述的半导体封装，其进一步包括经由所述混合式铜接合将所述一或多个顶部裸片的一或多个额外顶部裸片的第一表面耦合到所述一或多个顶部裸片的所述第二表面，其中所述一或多个额外顶部裸片中的至少一者的第二表面经由接合膜耦合到所述支撑裸片的所述第一表面。
19.根据权利要求16所述的半导体封装，其中将所述支撑裸片的所述第一表面耦合到所述一或多个顶部裸片中的至少一者的所述第二表面包括：经由接合膜将所述支撑裸片耦合到所述一或多个顶部裸片中的至少一者的所述第二表面。
20.根据权利要求16所述的半导体封装，其中所述支撑裸片包括微流体通道。
...【技术特征摘要】
1.一种方法，其包括以下步骤：
2.根据权利要求1所述的方法，其进一步包括经由所述混合式铜接合将所述一或多个顶部裸片的一或多个额外顶部裸片的第一表面耦合到所述一或多个顶部裸片的所述第二表面，其中所述一或多个额外顶部裸片中的至少一者的第二表面经由接合膜耦合到所述支撑裸片的所述第一表面。
3.根据权利要求1所述的方法，其中将所述支撑裸片的所述第一表面耦合到所述一或多个顶部裸片中的至少一者的所述第二表面包括：经由接合膜将所述支撑裸片耦合到所述一或多个顶部裸片中的至少一者的所述第二表面。
4.根据权利要求1所述的方法，其中所述支撑裸片包括微流体通道。
5.一种芯片封装，其包括：
6.根据权利要求5所述的芯片封装，其中所述一或多个顶部裸片的一或多个额外顶部裸片经由所述混合式铜接合耦合到所述一或多个顶部裸片的所述第二表面，其中所述一或多个额外顶部裸片中的至少一者的第二表面经由接合膜耦合到所述支撑裸片的所述第一表面。
7.根据权利要求5所述的芯片封装，其中所述支撑裸片包括以下各项中的一或多者：
8.根据权利要求5所述的芯片封装，其中所述介电层包括氧化硅(siox)。
9.根据权利要求5所述的芯片封装，其中所述一或多个顶部裸片的所述第二表面与所述支撑裸片的所述第一表面经由接合膜而耦合。
10.根据权利要求9所述的芯片封装，其中所述接合膜包括填料材料及树脂材料，<...
【专利技术属性】
技术研发人员：M·马尤卡，A·阿里，J·帕林提，S·普拉布滕德尔，G·迪克斯，
申请(专利权)人：安华高科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。