一种低杂散电感的大功率半导体模组制造技术

技术编号:40701204 阅读:25 留言:0更新日期:2024-03-22 10:59
本发明专利技术为一种低杂散电感的大功率半导体模组,包括半导体模组本体,所述半导体模组本体由PCB板、母线电容、散热基板、叠层母排和场效应晶体管器件模组组成,所述PCB板上设置有多个孔位,用于焊接有对应数量的母线电容,在PCB板远离母线电容的一侧面通过焊接方式固定有叠层母排,所述叠层母排通过焊接与场效应晶体管器件模组的一侧面相连,其场效应晶体管器件模组的相对另一侧面通过焊接或烧结的方式连接有散热基板,用于提高模组的电流密度,散热能力,绝缘能力和可靠性;所述场效应晶体管器件模组通过焊接的方式分别与PCB板的正极和负极以及母线电容相连接。

【技术实现步骤摘要】

本专利技术涉及一种低杂散电感的大功率半导体模组,属于电力电子学领域。


技术介绍

1、目前场效应晶体管模块在变频器,风力发电与电动汽车领域的应用越来越广泛,以上的各领域对于功率半导体模组来说,封装体积,功率密度,可靠性等各方面的要求也越来越严苛。

2、在传统的功率半导体模组封装中,为良好的散热条件与电工作效率,功率密度之间平衡,通常会寄生较大的杂散电感。导致客户在使用过程中由于大功率下的电压应力问题,无法将驱动电阻调整至很小值,从而造成较大的切换损耗和较低的电工作效率。长期使用过程中受环境影响更易造成热量的堆积,降低了器件使用的安全性与可靠性。

3、为此,设计一种低杂散电感的大功率半导体模组,从而克服上述问题。


技术实现思路

1、本专利技术的目的在于克服现有技术存在的不足,而提供一种低杂散电感的大功率半导体模组,本专利技术是在目前场效应晶体管整列排布扩充使用功率的基础上,增加叠层母排和pcb板正负重叠的设计,实现在多并联设计增加功率密度的基础上,降低了回路的杂散电感,抑制在大功率情况下的本文档来自技高网...

【技术保护点】

1.一种低杂散电感的大功率半导体模组,包括半导体模组本体,其特征在于:所述半导体模组本体由PCB板(2)、母线电容(1)、散热基板(3)、叠层母排和场效应晶体管器件模组组成,所述PCB板(2)上设置有多个孔位,用于焊接有对应数量的母线电容(1),在PCB板(2)远离母线电容(1)的一侧面通过焊接方式固定有叠层母排,所述叠层母排通过焊接与场效应晶体管器件模组的一侧面相连,其场效应晶体管器件模组的相对另一侧面通过焊接或烧结的方式连接有散热基板(3),用于提高模组的电流密度,散热能力,绝缘能力和可靠性;所述场效应晶体管器件模组通过焊接的方式分别与PCB板(2)的正极(9)和负极(8)以及母线电...

【技术特征摘要】

1.一种低杂散电感的大功率半导体模组,包括半导体模组本体,其特征在于:所述半导体模组本体由pcb板(2)、母线电容(1)、散热基板(3)、叠层母排和场效应晶体管器件模组组成,所述pcb板(2)上设置有多个孔位,用于焊接有对应数量的母线电容(1),在pcb板(2)远离母线电容(1)的一侧面通过焊接方式固定有叠层母排,所述叠层母排通过焊接与场效应晶体管器件模组的一侧面相连,其场效应晶体管器件模组的相对另一侧面通过焊接或烧结的方式连接有散热基板(3),用于提高模组的电流密度,散热能力,绝缘能力和可靠性;所述场效应晶体管器件模组通过焊接的方式分别与pcb板(2)的正极(9)和负极(8)以及母线电容(1)相连接。

2.根据权利要求1所述的低杂散电感的大功率半导体模组,其特征在于:所述叠层母排由叠层母排第一部分dc+(7)、叠层母排第二部分ac(5)和叠层母排第三部分dc-(4)组成,其中所述叠层母排第一部分dc+(7)与pcb板的正极(9)相连,叠层母排第三部分dc-(4)与pcb板的负极(8)相连接,所述叠层母排...

【专利技术属性】
技术研发人员:房军军姚礼军
申请(专利权)人:上海道之科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1