System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
【国外来华专利技术】
技术介绍
1、诸如冷喷涂之类的高通量增材制造技术可以使得能够实现较厚的导体层。冷喷涂沉积的位置可以通过机械地移动冷喷涂喷嘴或所喷涂的材料来控制。然而,冷喷涂通常不能用于直接产生精细特征或具有高纵横比的特征。由于冷喷涂颗粒轰击较软的光致抗蚀剂时冷喷涂可能会使该较软的光致抗蚀剂脱落,因此标准光致抗蚀剂不能用于产生较为精细的特征。
技术实现思路
【技术保护点】
1.一种集成电路部件,包括:
2.根据权利要求1所述的集成电路部件,其中,所述多个传导迹线中的各个传导迹线具有至少50微米的厚度。
3.根据权利要求1至2中的任一项所述的集成电路部件,其中,在所述一个或多个传导迹线中的各个传导迹线之间限定空隙空间。
4.根据权利要求1至3中的任一项所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括铜。
5.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括碳化硅颗粒。
6.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括金刚石颗粒。
7.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括氮化铝颗粒。
8.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括氮化硼颗粒。
9.根据权利要求1至8中的任一项所述的集成电路部件,还包括所述基材与所述一个或多个传导迹线之间的缓冲层。
10.根据权利要求1至9
11.根据权利要求1至10中的任一项所述的集成电路部件,还包括与电路板相配的管芯,其中,所述一个或多个传导迹线被限定在所述管芯的背侧。
12.根据权利要求1至11中的任一项所述的集成电路部件,其中,所述基材是有源半导体管芯。
13.根据权利要求1至11中的任一项所述的集成电路部件,其中,所述基材是无源半导体管芯。
14.根据权利要求1至11中的任一项所述的集成电路部件,其中,所述基材是可重复使用的载体。
15.一种系统,其包括根据权利要求1至11中的任一项所述的集成电路部件,其中,所述集成电路部件是处理器,所述系统还包括:
16.一种方法,包括:
17.根据权利要求16所述的方法,其中,所述传导层包括由晶界隔开的多个晶粒,其中,所述多个晶粒中的各个晶粒具有10至100微米的直径。
18.根据权利要求16至17中的任一项所述的方法,其中,沉积所述一个或多个牺牲介电迹线包括使用喷墨印刷来沉积所述一个或多个牺牲介电迹线。
19.根据权利要求16至17中的任一项所述的方法,其中,沉积所述一个或多个牺牲介电迹线包括使用激光图案化来沉积所述一个或多个牺牲介电迹线。
20.根据权利要求16至17中的任一项所述的方法,其中,沉积所述一个或多个牺牲介电迹线包括使用灰度光刻来沉积所述一个或多个牺牲介电迹线。
21.根据权利要求16至17中的任一项所述的方法,还包括在沉积所述传导层之前在所述一个或多个牺牲介电迹线和所述基材之上沉积缓冲层。
22.根据权利要求21所述的方法,其中,沉积所述缓冲层包括:
23.一种集成电路部件,包括:
24.根据权利要求23所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括由晶界隔开的多个晶粒,其中,所述一个或多个传导迹线中的各个传导迹线的所述多个晶粒中的各个晶粒具有10至100微米之间的直径。
25.一种系统,其包括根据权利要求23至24中的任一项所述的集成电路部件,其中,所述集成电路部件是处理器,所述系统还包括:
...【技术特征摘要】
【国外来华专利技术】
1.一种集成电路部件,包括:
2.根据权利要求1所述的集成电路部件,其中,所述多个传导迹线中的各个传导迹线具有至少50微米的厚度。
3.根据权利要求1至2中的任一项所述的集成电路部件,其中,在所述一个或多个传导迹线中的各个传导迹线之间限定空隙空间。
4.根据权利要求1至3中的任一项所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括铜。
5.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括碳化硅颗粒。
6.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括金刚石颗粒。
7.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括氮化铝颗粒。
8.根据权利要求4所述的集成电路部件,其中,所述一个或多个传导迹线中的各个传导迹线包括氮化硼颗粒。
9.根据权利要求1至8中的任一项所述的集成电路部件,还包括所述基材与所述一个或多个传导迹线之间的缓冲层。
10.根据权利要求1至9中的任一项所述的集成电路部件,其中,所述一个或多个传导迹线被限定在电路板的表面层上。
11.根据权利要求1至10中的任一项所述的集成电路部件,还包括与电路板相配的管芯,其中,所述一个或多个传导迹线被限定在所述管芯的背侧。
12.根据权利要求1至11中的任一项所述的集成电路部件,其中,所述基材是有源半导体管芯。
13.根据权利要求1至11中的任一项所述的集成电路部件,其中,所述基材是无源半导体管芯。
14.根据权利要求1至...
【专利技术属性】
技术研发人员:A·埃尔舍比尼,A·阿列克索夫,F·艾德,W·李,S·莫林,Y·托米塔,
申请(专利权)人:英特尔公司,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。