半导体结构及其制备方法技术

本发明专利技术提供一种半导体结构及其制备方法。半导体结构的制备方法包括：提供衬底；在衬底表面形成沿第一方向的牺牲层、外延层、硬掩膜层，第一方向垂直于衬底表面；刻蚀形成第一沟槽，沿第二方向延伸、第三方向排布，第二、第三方向平行于衬底表面且互相垂直；在第一沟槽内填充绝缘材料；刻蚀形成第二沟槽，沿第三方向延伸、第二方向排布，第二沟槽暴露第一沟槽内的绝缘材料；去除牺牲层形成第一空隙；在第一空隙及第二沟槽内填充绝缘材料，第一空隙内的绝缘材料作为隔离层，第一、第二沟槽内的绝缘材料作为环形隔离结构，环形隔离结构包围的外延层作为有源区。上述技术方案通过在有源区周围形成隔离层及环形隔离结构，可以改善器件有源区漏电。

【技术实现步骤摘要】

本专利技术涉及半导体领域，尤其涉及一种半导体结构及其制备方法。

技术介绍

1、漏电是影响互补金属氧化物半导体(complementary metal oxidesemiconductor，简称cmos)静态功耗的主要因素。请参阅图1，其为现有技术中半导体器件的结构示意图。如图1所示，所述半导体器件包括：衬底11、源极12、漏极13、栅极14。图1中的箭头101～箭头105示例几种常见的漏电方式，其中，箭头105所示的衬底漏电一直是重要组成部分，同时也是很难改善的方面。现有技术通常会采用掺杂(implant)条件优化来改善衬底漏电，但作用相当有限。

2、因此，改善衬底漏电现象，降低半导体器件的静态功耗，是目前需要解决的问题。

技术实现思路

1、本专利技术所要解决的技术问题是改善衬底漏电现象，降低半导体器件的静态功耗，提供一种半导体结构及其制备方法。

2、为了解决上述问题，本专利技术提供了一种半导体结构的制备方法，包括如下步骤：提供一衬底；在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延本文档来自技高网...

【技术保护点】

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的方法，其特征在于，所述的在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延层、硬掩膜层进一步包括如下步骤：

3.根据权利要求1所述的方法，其特征在于，沿所述第一方向上，所述牺牲层的厚度范围为15nm～100nm；所述外延层的厚度大于50nm。

4.根据权利要求1所述的方法，其特征在于，沿所述第三方向上，相邻两所述第一沟槽之间的间距大于50nm。

5.根据权利要求1所述的方法，其特征在于，所述的沿所述第二沟槽去除所述牺牲层形成第一空隙进一步包括如下步骤：

...

【技术特征摘要】

1.一种半导体结构的制备方法，其特征在于，包括如下步骤：

2.根据权利要求1所述的方法，其特征在于，所述的在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延层、硬掩膜层进一步包括如下步骤：

3.根据权利要求1所述的方法，其特征在于，沿所述第一方向上，所述牺牲层的厚度范围为15nm～100nm；所述外延层的厚度大于50nm。

4.根据权利要求1所述的方法，其特征在于，沿所述第三方向上，相邻两所述第一沟槽之间的间距大于50nm。

5.根据权利要求1所述的方法，其特征在于，所述的沿所述第二沟槽去除所述牺牲层形成第一空隙进一步包括如下步骤：

6.根据权利要求1所述的方法，其特征在于，<...

【专利技术属性】
技术研发人员：于海龙，董信国，孟昭生，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：