【技术实现步骤摘要】
本专利技术涉及半导体领域，尤其涉及一种半导体结构及其制备方法。
技术介绍
1、漏电是影响互补金属氧化物半导体(complementary metal oxidesemiconductor，简称cmos)静态功耗的主要因素。请参阅图1，其为现有技术中半导体器件的结构示意图。如图1所示，所述半导体器件包括：衬底11、源极12、漏极13、栅极14。图1中的箭头101～箭头105示例几种常见的漏电方式，其中，箭头105所示的衬底漏电一直是重要组成部分，同时也是很难改善的方面。现有技术通常会采用掺杂(implant)条件优化来改善衬底漏电，但作用相当有限。
2、因此，改善衬底漏电现象，降低半导体器件的静态功耗，是目前需要解决的问题。
技术实现思路
1、本专利技术所要解决的技术问题是改善衬底漏电现象，降低半导体器件的静态功耗，提供一种半导体结构及其制备方法。
2、为了解决上述问题，本专利技术提供了一种半导体结构的制备方法，包括如下步骤：提供一衬底；在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延层、硬掩膜层，所述第一方向垂直于所述衬底表面；刻蚀所述衬底、牺牲层、外延层以及硬掩膜层形成第一沟槽，所述第一沟槽沿第二方向延伸、第三方向排布，所述第二方向与所述第三方向平行于所述衬底表面且所述第二方向与所述第三方向互相垂直；在所述第一沟槽内填充绝缘材料；刻蚀所述衬底、牺牲层、外延层以及硬掩膜层形成第二沟槽，所述第二沟槽沿第三方向延伸、第二方向排布，所述第二沟槽靠近所述第一沟槽的
3、在一些实施例中，所述的在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延层、硬掩膜层进一步包括如下步骤：在所述衬底表面外延生长硅锗以形成所述牺牲层；在所述牺牲层表面外延生长硅以形成所述外延层；在所述外延层表面沉积氮化硅以形成所述硬掩膜层。
4、在一些实施例中，沿所述第一方向上，所述牺牲层的厚度范围为15nm～100nm；所述外延层的厚度大于50nm。
5、在一些实施例中，沿所述第三方向上，相邻两所述第一沟槽之间的间距大于50nm。
6、在一些实施例中，所述的沿所述第二沟槽去除所述牺牲层形成第一空隙进一步包括如下步骤：采用包含氨水的刻蚀液湿法刻蚀去除所述牺牲层。
7、在一些实施例中，采用原子层沉积工艺或火焰化学气相沉积在所述第一沟槽内填充绝缘材料；采用原子层沉积工艺或火焰化学气相沉积在所述第一空隙及第二沟槽内填充绝缘材料。
8、在一些实施例中，所述硬掩膜层与所述外延层之间还形成有包括保护层，所述方法还包括如下步骤：研磨去除所述硬掩膜层，使所述有源区表面仅保留所述保护层。
9、为了解决上述问题，本专利技术提供了一种半导体结构，包括：衬底；外延层，沿第一方向位于所述衬底表面，所述第一方向垂直于所述衬底表面；隔离层，位于所述衬底与所述外延层之间；环形隔离结构，沿所述第一方向延伸，一端延伸至所述衬底内部，另一端延伸至所述外延层表面，所述外延层被所述环形隔离结构包围的区域形成有源区。
10、在一些实施例中，沿所述第一方向上，所述隔离层的厚度范围为15nm～100nm。
11、在一些实施例中，沿所述第一方向上，所述外延层的厚度大于50nm。
12、在一些实施例中，沿第三方向上，所述有源区的长度大于50nm，所述第三方向平行于所述衬底表面。
13、在一些实施例中，所述外延层表面还包括一保护层。
14、上述技术方案通过在所述衬底表面外延形成外延层，并在所述外延层底部形成隔离层以及在所述外延层中形成环形隔离结构，所述外延层被所述环形隔离结构包围的区域形成有源区，后续在所述有源区形成器件，可以改善器件有源区漏电的问题，提高器件性能。本专利技术所述的半导体结构可适用于所有平面工艺器件，并可以扩展至鳍式场效应晶体管(finfet)以及环栅(gaa)等领域。
15、应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本专利技术。对于相关领域普通技术人员已知的技术、方法和设备可能不作详细讨论，但在适当情况下，所述技术、方法和设备应当被视为授权说明书的一部分。
本文档来自技高网...【技术保护点】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的方法，其特征在于，所述的在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延层、硬掩膜层进一步包括如下步骤：
3.根据权利要求1所述的方法，其特征在于，沿所述第一方向上，所述牺牲层的厚度范围为15nm～100nm；所述外延层的厚度大于50nm。
4.根据权利要求1所述的方法，其特征在于，沿所述第三方向上，相邻两所述第一沟槽之间的间距大于50nm。
5.根据权利要求1所述的方法，其特征在于，所述的沿所述第二沟槽去除所述牺牲层形成第一空隙进一步包括如下步骤：
6.根据权利要求1所述的方法，其特征在于，
7.根据权利要求1所述的方法，其特征在于，所述硬掩膜层与所述外延层之间还形成有保护层，所述方法还包括如下步骤：
8.一种半导体结构，其特征在于，包括：
9.根据权利要求8所述的半导体结构，其特征在于，沿所述第一方向上，所述隔离层的厚度范围为15nm～100nm。
10.根据权利要求8所述的半导体结构，
11.根据权利要求8所述的半导体结构，其特征在于，沿第三方向上，所述有源区的长度大于50nm，所述第三方向平行于所述衬底表面。
12.根据权利要求8所述的半导体结构，其特征在于，所述外延层表面还包括一保护层。
...【技术特征摘要】
1.一种半导体结构的制备方法，其特征在于，包括如下步骤：
2.根据权利要求1所述的方法，其特征在于，所述的在所述衬底表面依次形成沿第一方向堆叠的牺牲层、外延层、硬掩膜层进一步包括如下步骤：
3.根据权利要求1所述的方法，其特征在于，沿所述第一方向上，所述牺牲层的厚度范围为15nm～100nm；所述外延层的厚度大于50nm。
4.根据权利要求1所述的方法，其特征在于，沿所述第三方向上，相邻两所述第一沟槽之间的间距大于50nm。
5.根据权利要求1所述的方法，其特征在于，所述的沿所述第二沟槽去除所述牺牲层形成第一空隙进一步包括如下步骤：
6.根据权利要求1所述的方法，其特征在于，<...
【专利技术属性】
技术研发人员：于海龙，董信国，孟昭生，
申请(专利权)人：上海积塔半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。