【技术实现步骤摘要】
本公开实施例涉及半导体，特别涉及一种存储器及其存储系统。
技术介绍
1、存储装置广泛地用于存储信息，通过对存储装置中存储单元的不同状态进行编程来存储信息。存在各种类型的存储器装置，包含磁性硬盘、随机存取存储器(ram)、只读存储器(rom)、静态ram(sram)、动态ram(dram)、同步动态ram(sdram)等。随着存储技术的不断发展，希望存储装置中存储单元具有更高的集成密度，因而存储单元到存储单元之间短路而导致的存储单元缺陷密度开始成为存储装置处理能力的限制因素。
2、目前，存储装置中会有冗余的行或者列，可以在产品生产出来以后修复生产过程中导致的缺陷。对于列冗余电路的修复，通常是局限在一个较小的范围内，当访问有缺陷的列地址时，用冗余的列地址替换它，从而起到修复的作用。然而，对于使用先进工艺的存储器，特别是该工艺处于早期开发阶段时，工艺还不稳定，缺陷可能远多于冗余行或者列的数量。因此，可在存储器装置中加入检错纠错电路，即存储器装置中包含用于检测和/或在一些情况下校正因例如存储单元到存储单元短路而导致的存储单元中的位错误的ecc错误检查算法。
3、然而，对于检错纠错电路而言，想要检查并修复的错误的位数越多，检错纠错电路的复杂程度越高，检错纠错电路的制备成本越高。其中，检错纠错电路在存储装置中的布局面积随检查并修复的错误的位数的增加呈指数增加，而且，检错纠错电路检查并修复错误所耗费的时间随检查并修复的错误的位数的增加呈指数增加。
技术实现思路
1、本公开
2、根据本公开一些实施例，本公开实施例一方面提供一种存储器，包括：存储块以及与同一所述存储块对应的若干条位线；感测放大器，与若干条所述位线一一对应电连接，与相邻所述位线对应的两个所述感测放大器位于所述存储块的两侧；第一ecc模块以及第二ecc模块，其中，位于所述存储块同侧的相邻两个所述感测放大器中的一者与所述第一ecc模块电连接，另一者与所述第二ecc模块电连接。
3、在一些实施例中，与所述位线电连接的所述感测放大器位于所述位线的延伸方向上。
4、在一些实施例中，所述存储块具有相对的第一侧和第二侧，处于所述第一侧的所述感测放大器所处的区域包括第一区和第二区，处于所述第二侧的所述感测放大器所处的区域包括第三区和第四区，其中，所述第一区和所述第三区正对，所述第二区与所述第四区正对；所述存储器还包括：第一位线选择模块和第二位线选择模块；与所述第一区和所述第四区中的所述感测放大器对应的所述位线通过所述第一位线选择模块控制导通，与所述第二区和所述第三区中的所述感测放大器对应的所述位线通过所述第二位线选择模块控制导通，所述第一位线选择模块和所述第二位线选择模块择一使能。
5、在一些实施例中，所述第一区和所述第二区相邻，所述第三区和所述第四区相邻，与所述第二区中的所述感测放大器电连接的所述位线为第二位线，与所述第三区的所述感测放大器电连接的所述位线为第三位线，一所述第二位线和一所述第三位线相邻，相邻的所述第二位线和所述第三位线中的一者与所述第一ecc模块连接，另一者与所述第二ecc模块连接。
6、在一些实施例中，所述第一区和所述第二区相邻，所述第三区和所述第四区相邻，与所述第一区中的所述感测放大器电连接的所述位线为第一位线，与所述第四区的所述感测放大器电连接的所述位线为第四位线，一所述第一位线和一所述第四位线相邻，相邻的所述第一位线和所述第四位线中的一者与所述第一ecc模块连接，另一者与所述第二ecc模块连接。
7、在一些实施例中，沿所述存储块的延伸方向上，多个所述第一区和多个所述第二区交替排列，多个所述第三区和多个所述第四区交替排列。
8、在一些实施例中，所述第一区和所述第三区中具有m个所述感测放大器，所述第二区和所述第四区中具有n个所述感测放大器，其中，所述m为大于等于2的正整数，所述n为大于等于2的正整数。
9、在一些实施例中，所述m等于所述n。
10、在一些实施例中，若干条所述存储块沿所述位线的延伸方向上间隔排布，其中，相邻4条所述存储块之间依次包括第一间隔区、第二间隔区以及第三间隔区，所述第一间隔区以及所述第三间隔区中包括所述第一区和所述第二区，所述第二间隔区中包括所述第三区和所述第四区。
11、在一些实施例中，位于所述存储块同一侧的所述感测放大器中，与所述第一ecc模块电连接的所述感测放大器对应的所述位线为第一参考位线，与所述第二ecc模块电连接的所述感测放大器对应的所述位线为第二参考位线，相邻所述第一参考位线之间间隔至少三条所述位线，相邻所述第二参考位线之间间隔至少三条所述位线。
12、根据本公开一些实施例，本公开实施例另一方面还提供一种存储系统，包括如前述任一项所述的存储器。
13、本公开实施例提供的技术方案至少具有以下优点：
14、可以理解的是，存储器中部分区段的位线、存储块中部分区段的字线以及晶体管结构构成单个存储单元，感测放大器和同一条字线对应的不同位线一一对应。通过将与相邻位线对应的两个感测放大器布局于存储块的两侧，有利于增大与相邻位线对应的感测放大器之间的间距，避免与相邻位线对应的感测放大器之间因间距过小而相互干扰，以提升数据放大的准确性。
15、而且，在存储器中设置两个相互独立的第一ecc模块以及第二ecc模块，使得位于存储块同侧的相邻两个感测放大器中的一者与第一ecc模块电连接，另一者与第二ecc模块电连接，即采用不同的ecc模块对位于存储块同侧的相邻两个感测放大器进行检错纠错，以实现采用不同的ecc模块对与该两个感测放大器对应的存储单元进行检错纠错。此外，对于检错纠错电路而言，想要检查并修复的错误的位数越多，检错纠错电路的复杂程度越高，检错纠错电路的制备成本越高，因而在存储器中设置两个复杂程度较低的ecc模块，即第一ecc模块和第二ecc模块，以实现对相邻的感测放大器分别进行纠错和检错，从而有利于在保证存储器较低的制备成本的同时，保证第一ecc模块和第二ecc模块的检错纠错能力能够满足存储器的要求。
本文档来自技高网...【技术保护点】
1.一种存储器，其特征在于，包括：
2.如权利要求1所述的存储器，其特征在于，与所述位线电连接的所述感测放大器位于所述位线的延伸方向上。
3.如权利要求1或2所述的存储器，其特征在于，所述存储块具有相对的第一侧和第二侧，处于所述第一侧的所述感测放大器所处的区域包括第一区和第二区，处于所述第二侧的所述感测放大器所处的区域包括第三区和第四区，其中，所述第一区和所述第三区正对，所述第二区与所述第四区正对；所述存储器还包括：第一位线选择模块和第二位线选择模块；
4.如权利要求3所述的存储器，其特征在于，所述第一区和所述第二区相邻，所述第三区和所述第四区相邻，与所述第二区中的所述感测放大器电连接的所述位线为第二位线，与所述第三区的所述感测放大器电连接的所述位线为第三位线，一所述第二位线和一所述第三位线相邻，相邻的所述第二位线和所述第三位线中的一者与所述第一ECC模块连接，另一者与所述第二ECC模块连接。
5.如权利要求3所述的存储器，其特征在于，所述第一区和所述第二区相邻，所述第三区和所述第四区相邻，与所述第一区中的所述感测放大器电连接的所述
6.如权利要求3所述的存储器，其特征在于，沿所述存储块的延伸方向上，多个所述第一区和多个所述第二区交替排列，多个所述第三区和多个所述第四区交替排列。
7.如权利要求3所述的存储器，其特征在于，所述第一区和所述第三区中具有M个所述感测放大器，所述第二区和所述第四区中具有N个所述感测放大器，其中，所述M为大于等于2的正整数，所述N为大于等于2的正整数。
8.如权利要求7所述的存储器，其特征在于，所述M等于所述N。
9.如权利要求3所述的存储器，其特征在于，若干条所述存储块沿所述位线的延伸方向上间隔排布，其中，相邻4条所述存储块之间依次包括第一间隔区、第二间隔区以及第三间隔区，所述第一间隔区以及所述第三间隔区中包括所述第一区和所述第二区，所述第二间隔区中包括所述第三区和所述第四区。
10.如权利要求1或2所述的存储器，其特征在于，位于所述存储块同一侧的所述感测放大器中，与所述第一ECC模块电连接的所述感测放大器对应的所述位线为第一参考位线，与所述第二ECC模块电连接的所述感测放大器对应的所述位线为第二参考位线，相邻所述第一参考位线之间间隔至少三条所述位线，相邻所述第二参考位线之间间隔至少三条所述位线。
11.一种存储系统，其特征在于，包括如权利要求1至10任一项所述的存储器。
...【技术特征摘要】
1.一种存储器，其特征在于，包括：
2.如权利要求1所述的存储器，其特征在于，与所述位线电连接的所述感测放大器位于所述位线的延伸方向上。
3.如权利要求1或2所述的存储器，其特征在于，所述存储块具有相对的第一侧和第二侧，处于所述第一侧的所述感测放大器所处的区域包括第一区和第二区，处于所述第二侧的所述感测放大器所处的区域包括第三区和第四区，其中，所述第一区和所述第三区正对，所述第二区与所述第四区正对；所述存储器还包括：第一位线选择模块和第二位线选择模块；
4.如权利要求3所述的存储器，其特征在于，所述第一区和所述第二区相邻，所述第三区和所述第四区相邻，与所述第二区中的所述感测放大器电连接的所述位线为第二位线，与所述第三区的所述感测放大器电连接的所述位线为第三位线，一所述第二位线和一所述第三位线相邻，相邻的所述第二位线和所述第三位线中的一者与所述第一ecc模块连接，另一者与所述第二ecc模块连接。
5.如权利要求3所述的存储器，其特征在于，所述第一区和所述第二区相邻，所述第三区和所述第四区相邻，与所述第一区中的所述感测放大器电连接的所述位线为第一位线，与所述第四区的所述感测放大器电连接的所述位线为第四位线，一所述第一位线和一所述第四位线相邻，相邻的所述第一位线和所述第四位线中的一者与所述第一ecc模块连接，另一者与所述...
【专利技术属性】
技术研发人员：尚为兵，高毅成，巴杭天，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。