【技术实现步骤摘要】
本公开实施例涉及半导体，特别涉及一种半导体结构及其制造方法。
技术介绍
1、cmos图像传感器的低功耗、低成本、高集成以及高灵活度等特点，使得cmos图像传感器的市场份额已经超越ccd图像传感器，尤其是在中低端的消费类电子行业。
2、在消费类电子产品中，便携性是产品不断升级的目标之一，故为了缩小产品的体积，同时保证产品的性能，图像传感器的像素尺寸越来越小，但是大感光面积的像素在特定领域也有着尤为重要的应用。在微弱光照下的夜晚、深海区域，为了增加图像传感器的感光量，则多采用具有大像素的图像传感器，可以增加满阱容量，从而提高灵敏度和信噪比。但是随着感光面积的增加，会导致光生载流子的滞留问题以及降低光生载流子的传输速度，容易导致最终形成的图像出现滞后。
技术实现思路
1、本公开实施例提供一种半导体结构及其制造方法，至少有利于改善光电二极管进行光生载流子传输时的光生载流子滞留的问题，以及利用包围第一掺杂区的第二掺杂区降低光电二极管的漏电电流，从而有利于提高光电二极管的性能，以及优化半导体结构的微光成像性能。
2、根据本公开一些实施例，本公开实施例一方面提供一种半导体结构，包括：基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型和所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；其中，所述第二掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。
3、在
4、在一些实施例中，所述第一掺杂区中的掺杂浓度为5×1016atom/cm3～3×1017atom/cm3。
5、在一些实施例中，所述底部的掺杂浓度为1×1016atom/cm3～5×1016atom/cm3；所述中部的掺杂浓度为5×1015atom/cm3～1×1016atom/cm3；所述顶部的掺杂浓度为8×1015atom/cm3～2×1016atom/cm3。
6、在一些实施例中，沿所述底部指向所述顶部的方向上，所述中部的厚度大于所述底部和所述顶部的厚度。
7、在一些实施例中，沿所述底部指向所述顶部的方向上，所述顶部的厚度小于所述底部的厚度。
8、在一些实施例中，沿所述底部指向所述顶部的方向上，所述第一掺杂区的厚度为3.9μm～4.1μm，所述底部的厚度为0.45μm～0.55μm，所述中部的厚度为3.2μm～3.4μm，所述顶部的厚度为0.15μm～0.25μm。
9、在一些实施例中，所述半导体结构还包括：第三掺杂区和传输门结构，所述第三掺杂区间隔设置在所述第一掺杂区上方，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
10、在一些实施例中，所述第三掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同，所述第三掺杂区的掺杂浓度大于或等于所述第一掺杂区的掺杂浓度。
11、根据本公开一些实施例，本公开实施例另一方面还提供一种半导体结构的制造方法，包括：形成基底，所述基底中包括第一掺杂区和包围所述第一掺杂区的第二掺杂区，所述第一掺杂区的掺杂类型与所述第二掺杂区的掺杂类型不同，所述第一掺杂区和所述第二掺杂区共同构成光电二极管；其中，所述第二掺杂区包括底部、中部和顶部，所述中部的掺杂浓度小于所述底部的掺杂浓度和所述顶部的掺杂浓度。
12、在一些实施例中，形成所述基底的步骤包括：提供衬底；采用外延生长工艺分别在所述衬底上形成第一外延层、第二外延层和第三外延层，对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂，以形成初始第二掺杂区；对所述初始第二掺杂区的中心区域进行第一类型的掺杂，以形成所述第一掺杂区，剩余所述初始第二掺杂区作为所述第二掺杂区。
13、在一些实施例中，在对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂的步骤中，所述第二外延层的掺杂浓度低于所述第一外延层和所述第三外延层的掺杂浓度，所述第三外延层的掺杂浓度低于所述第一外延层的掺杂浓度。
14、在一些实施例中，在形成所述初始第二掺杂区的步骤中，沿所述第一外延层指向所述第三外延层的方向上，所述第二外延层的厚度大于所述第一外延层的厚度以及所述第三外延层的厚度。
15、在一些实施例中，所述半导体结构的制造方法还包括：形成第三掺杂区，所述第三掺杂区位于所述第二掺杂区中且与所述第一掺杂区相间隔；形成传输门结构，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
16、在一些实施例中，形成所述第三掺杂区的步骤包括：对远离所述第一掺杂区的所述第三外延层的部分表面进行所述第一类型的掺杂，以将部分所述第二掺杂区转化为所述第三掺杂区。
17、在一些实施例中，形成所述传输门结构的步骤包括：在所述第三外延层远离所述第二外延层的一侧形成通孔，所述通孔的底部暴露出所述第一掺杂区，所述通孔的顶部侧壁暴露出所述第三掺杂区，依次在所述通孔的内壁形成介质层和导电层。
18、本公开实施例提供的技术方案至少具有以下优点：
19、光电二极管中，第一掺杂区的掺杂类型和第二掺杂区的掺杂类型不同，从而形成pn结，用于收集光生载流子，而且，第二掺杂区中不同区域的掺杂浓度不同，对pn结的禁带宽度的影响不同，一方面，底部的掺杂浓度较大，引入的杂质能级越多，导致禁带宽度越小，价带中的电子更容易跃迁进入导带，更容易产生光生载流子；另一方面，中部的掺杂浓度最小，有利于存储收集的光生载流子；而且，在进行光生载流子传输时，利用底部的掺杂浓度与中部的掺杂浓度的差，即利用底部处的电势与中部处的电势之差，提高光生载流子的转移速度，降低光生载流子滞留在第一掺杂区中的概率，以改善半导体结构中的图像滞后问题。此外，利用第二掺杂区包围第一掺杂区，有利于利用第二掺杂区和第一掺杂区之间的势能差，降低光生载流子从第二掺杂区中泄露的概率，从而有利于降低光电二极管的漏电电流。
20、由上述分析可知，本公开实施例中的第一掺杂区和第二掺杂区有利于提高光电二极管的性能，以及优化半导体结构的微光成像性能。
本文档来自技高网...【技术保护点】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述底部的掺杂浓度大于所述顶部的掺杂浓度。
3.如权利要求1或2所述的半导体结构，其特征在于，所述第一掺杂区的掺杂浓度为5×1016atom/cm3～3×1017atom/cm3。
4.如权利要求1或2所述的半导体结构，其特征在于，所述底部的掺杂浓度为1×1016atom/cm3～5×1016atom/cm3；所述中部的掺杂浓度为5×1015atom/cm3～1×1016atom/cm3；所述顶部的掺杂浓度为8×1015atom/cm3～2×1016atom/cm3。
5.如权利要求2所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述中部的厚度大于所述底部和所述顶部的厚度。
6.如权利要求5所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述顶部的厚度小于所述底部的厚度。
7.如权利要求6所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述第一掺杂区的厚度为3.9μm～4.1μm，
8.如权利要求1或2所述的半导体结构，其特征在于，所述半导体结构还包括：第三掺杂区和传输门结构，所述第三掺杂区间隔设置在所述第一掺杂区上方，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
9.如权利要求8所述的半导体结构，其特征在于，所述第三掺杂区的掺杂类型与所述第一掺杂区的掺杂类型相同，所述第三掺杂区的掺杂浓度大于或等于所述第一掺杂区的掺杂浓度。
10.一种半导体结构的制造方法，其特征在于，包括：
11.如权利要求10所述的制造方法，其特征在于，形成所述基底的步骤包括：
12.如权利要求11所述的制造方法，其特征在于，在对所述第一外延层、所述第二外延层和所述第三外延层分别进行不同浓度的第二类型的掺杂的步骤中，所述第二外延层的掺杂浓度低于所述第一外延层和所述第三外延层的掺杂浓度，所述第三外延层的掺杂浓度低于所述第一外延层的掺杂浓度。
13.如权利要求11所述的制造方法，其特征在于，在形成所述初始第二掺杂区的步骤中，沿所述第一外延层指向所述第三外延层的方向上，所述第二外延层的厚度大于所述第一外延层的厚度以及所述第三外延层的厚度。
14.如权利要求11所述的制造方法，其特征在于，还包括：
15.如权利要求14所述的制造方法，其特征在于，形成所述第三掺杂区的步骤包括：对远离所述第一掺杂区的所述第三外延层的部分表面进行所述第一类型的掺杂，以将部分所述第二掺杂区转化为所述第三掺杂区。
16.如权利要求14所述的制造方法，其特征在于，形成所述传输门结构的步骤包括：在所述第三外延层远离所述第二外延层的一侧形成通孔，所述通孔的底部暴露出所述第一掺杂区，所述通孔的顶部侧壁暴露出所述第三掺杂区，依次在所述通孔的内壁形成介质层和导电层。
...【技术特征摘要】
1.一种半导体结构，其特征在于，包括：
2.如权利要求1所述的半导体结构，其特征在于，所述底部的掺杂浓度大于所述顶部的掺杂浓度。
3.如权利要求1或2所述的半导体结构，其特征在于，所述第一掺杂区的掺杂浓度为5×1016atom/cm3～3×1017atom/cm3。
4.如权利要求1或2所述的半导体结构，其特征在于，所述底部的掺杂浓度为1×1016atom/cm3～5×1016atom/cm3；所述中部的掺杂浓度为5×1015atom/cm3～1×1016atom/cm3；所述顶部的掺杂浓度为8×1015atom/cm3～2×1016atom/cm3。
5.如权利要求2所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述中部的厚度大于所述底部和所述顶部的厚度。
6.如权利要求5所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述顶部的厚度小于所述底部的厚度。
7.如权利要求6所述的半导体结构，其特征在于，沿所述底部指向所述顶部的方向上，所述第一掺杂区的厚度为3.9μm～4.1μm，所述底部的厚度为0.45μm～0.55μm，所述中部的厚度为3.2μm～3.4μm，所述顶部的厚度为0.15μm～0.25μm。
8.如权利要求1或2所述的半导体结构，其特征在于，所述半导体结构还包括：第三掺杂区和传输门结构，所述第三掺杂区间隔设置在所述第一掺杂区上方，所述传输门结构与所述第一掺杂区和所述第三掺杂区均相邻。
<...【专利技术属性】
技术研发人员：刘志拯，
申请(专利权)人：长鑫存储技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。