【技术实现步骤摘要】
本申请属于功率器件，尤其涉及一种平面栅碳化硅器件及其制备方法、芯片。
技术介绍
1、碳化硅（sic）作为第三代半导体材料的典型代表，也是目前晶体生产技术和器件制造水平最成熟，应用最广泛的宽禁带半导体材料之一。目前，sic已经形成了全球的材料、器件和应用产业链。sic金氧半场效晶管（metal-oxide- semiconductorfield-effecttransistor，mosfet）属于新型的功率半导体器件，由于碳化硅材料具有较高的击穿电场，较高的饱和漂移速度，因此，碳化硅mosfet具有高击穿电压和高频特性。
2、在一些应用场合中，sicmosfet器件的性能已经可以与si基igbt相比拟，然而，在电压等级较高的条件下，碳化硅mosfet由于缺少双极载流子的电导调制效应，导通电阻相比于硅igbt更大，导通损耗也更多。虽然较小的输入电容和输出电容提高了碳化硅mosfet的开关速度，降低了开关损耗。 而且，传统碳化硅mosfet的pn结体二极管开启电压高，有反向恢复电荷，续流损耗大，而且电子空穴复合产生的能量会促进平面位错的扩散，造成双极退化，使续流二极管的导通电阻和阻断能力劣化。
技术实现思路
1、为了解决上述技术问题，本申请实施例提供了一种平面栅碳化硅器件及其制备方法、芯片，可以在解决目前的碳化硅mosfet存在的续流损耗大较高的问题。
2、本申请实施例第一方面提供了一种平面栅碳化硅器件，所述平面栅碳化硅器件包括：
3、碳化硅衬底和漏极
4、n型漂移区，形成于所述碳化硅衬底的正面；
5、第一p型体区、p型屏蔽区、第二p型体区，分别形成于所述n型漂移区上，且所述p型屏蔽区形成于所述第一p型体区和所述第二p型体区之间；
6、第一电流扩展层，形成于所述第一p型体区与所述p型屏蔽区之间；
7、第二电流扩展层，形成于所述p型屏蔽区与所述第二p型体区之间；
8、第一p型掺杂区、第二p型掺杂区，所述第一p型掺杂区形成于所述第一p型体区上，且与所述第一电流扩展层接触，所述第二p型掺杂区形成于所述第二p型体区上，且与所述第二电流扩展层接触；
9、第一n型源区、第二n型源区，所述第一n型源区形成于所述第一p型体区上，且与所述第一p型掺杂区接触，所述第二n型源区形成于所述第二p型体区上，且与所述第二p型掺杂区接触；
10、栅极介质层和虚栅介质层，所述栅极介质层形成于所述第一n型源区、所述第一p型掺杂区以及所述第一电流扩展层上，所述虚栅介质层形成于所述第二电流扩展层、所述第二p型掺杂区以及所述第二n型源区上；
11、栅极多晶硅层和虚栅多晶硅层，所述栅极多晶硅层由所述栅极介质层包裹，所述虚栅多晶硅层由所述虚栅多晶硅层包裹；
12、源极层，形成于所述第一n型源区、所述第二n型源区、所述p型屏蔽区上，且通过所述虚栅介质层上的通孔与所述虚栅多晶硅层连接。
13、在一些实施例中，所述栅极介质层和所述虚栅介质层均与所述p型屏蔽区接触，且所述源极层形成于所述栅极介质层与所述虚栅介质层之间，以与所述p型屏蔽区接触。
14、在一些实施例中，所述第一电流扩展层的宽度小于所述栅极多晶硅层的宽度。
15、在一些实施例中，所述第二电流扩展层的宽度小于所述虚栅多晶硅层的宽度。
16、在一些实施例中，所述第一电流扩展层和所述第二电流扩展层内n型掺杂离子的掺杂浓度大于所述n型漂移区内n型掺杂离子的掺杂浓度。
17、在一些实施例中，所述第一p型体区内的p型掺杂离子的浓度与所述p型屏蔽区内p型掺杂离子的浓度一致。
18、在一些实施例中，所述第二p型体区内的p型掺杂离子的浓度与所述p型屏蔽区内p型掺杂离子的浓度一致。
19、在一些实施例中，所述源极层与所述第一p型体区之间形成有第一肖特基金属层，所述源极层与所述第二p型体区之间形成有第二肖特基金属层。
20、本申请实施例第二方面还提供了一种平面栅碳化硅器件的制备方法，所述平面栅碳化硅器件的制备方法包括：
21、在碳化硅衬底的正面外延生长n型漂移区，并依次注入n型掺杂离子和p型掺杂离子形成第一p型体区、第二p型体区、p型屏蔽区、第一电流扩展层、第二电流扩展层；其中，所述第一电流扩展层形成于所述第一p型体区与所述p型屏蔽区之间，所述第二电流扩展层形成于所述p型屏蔽区与所述第二p型体区之间；
22、在所述第一p型体区和所述第二p型体区依次注入n型掺杂离子和p型掺杂离子形成第一p型掺杂区、第二p型掺杂区、第一n型源区、第二n型源区；其中，所述第一p型掺杂区与所述第一电流扩展层接触，所述第二p型掺杂区与所述第二电流扩展层接触，所述第一n型源区与所述第一p型掺杂区接触，所述第二n型源区与所述第二p型掺杂区接触；
23、在所述第一n型源区、所述第一p型掺杂区以及所述第一电流扩展层上上形成栅极介质层和栅极多晶硅层，在所述第二电流扩展层、所述第二p型掺杂区以及所述第二n型源区上形成虚栅介质层和虚栅多晶硅层；其中，所述栅极多晶硅层由所述栅极介质层包裹，所述虚栅多晶硅层由所述虚栅多晶硅层包裹；
24、在所述第一n型源区、所述第二n型源区、所述p型屏蔽区上形成源极层，在所述碳化硅衬底的背面形成漏极层；其中，所述源极层通过所述虚栅介质层上的通孔与所述虚栅多晶硅层连接。
25、本申请实施例第三方面还提供了一种芯片，包括如上述任一项实施例所述的平面栅碳化硅器件；或者包括如上述实施例所述的制备方法制备的平面栅碳化硅器件。
26、本申请实施例的有益效果：p型屏蔽区形成于第一p型体区和第二p型体区之间，第一电流扩展层形成于第一p型体区与p型屏蔽区之间，第二电流扩展层形成于p型屏蔽区与第二p型体区之间。栅极介质层形成于第一电流扩展层上，虚栅介质层形成于第二电流扩展层上，栅极多晶硅层由栅极介质层包裹，虚栅多晶硅层由虚栅多晶硅层包裹，源极层通过虚栅介质层上的通孔与虚栅多晶硅层连接，当源极接高电位时，使得沟道二极管率先导通，并通过p型屏蔽区保护栅氧末端的电场，达到减小虚栅介质层的厚度的目的，降低了沟道二极管导通的正向电压和导通损耗。
本文档来自技高网...【技术保护点】
1.一种平面栅碳化硅器件，其特征在于，所述平面栅碳化硅器件包括：
2.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述栅极介质层和所述虚栅介质层均与所述P型屏蔽区接触，且所述源极层形成于所述栅极介质层与所述虚栅介质层之间，以与所述P型屏蔽区接触。
3.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第一电流扩展层的宽度小于所述栅极多晶硅层的宽度。
4.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第二电流扩展层的宽度小于所述虚栅多晶硅层的宽度。
5.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第一电流扩展层和所述第二电流扩展层内N型掺杂离子的掺杂浓度大于所述N型漂移区内N型掺杂离子的掺杂浓度。
6.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第一P型体区内的P型掺杂离子的浓度与所述P型屏蔽区内P型掺杂离子的浓度一致。
7.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第二P型体区内的P型掺杂离子的浓度与所述P型屏蔽区内P型掺杂离子的浓度一致。
8.如权利要求1-
9.一种平面栅碳化硅器件的制备方法，其特征在于，所述平面栅碳化硅器件的制备方法包括：
10.一种芯片，其特征在于，包括如权利要求1-8任一项所述的平面栅碳化硅器件；或者包括如权利要求9所述的制备方法制备的平面栅碳化硅器件。
...【技术特征摘要】
1.一种平面栅碳化硅器件，其特征在于，所述平面栅碳化硅器件包括：
2.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述栅极介质层和所述虚栅介质层均与所述p型屏蔽区接触，且所述源极层形成于所述栅极介质层与所述虚栅介质层之间，以与所述p型屏蔽区接触。
3.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第一电流扩展层的宽度小于所述栅极多晶硅层的宽度。
4.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第二电流扩展层的宽度小于所述虚栅多晶硅层的宽度。
5.如权利要求1所述的平面栅碳化硅器件，其特征在于，所述第一电流扩展层和所述第二电流扩展层内n型掺杂离子的掺杂浓度大于所述n型漂移区内n型掺杂离子的掺杂浓度。
6.如权利要求1...
【专利技术属性】
技术研发人员：张婷，
申请(专利权)人：深圳天狼芯半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。