一种中断控制器电路结构制造技术

本发明专利技术提出了一种中断控制器电路结构，包括：事件标志寄存器，用于保存事件标志信号；事件屏蔽寄存器，用于保存事件屏蔽信号；事件组合单元，用于保存组合事件标志信号；通道映射寄存器，用于保存每个通道对应的中断号；中断映射单元，用于保存事件标志信号或者组合事件标志信号对应位的值到输出信号中；通道使能寄存器，用于控制每个通道的开闭状态；中断使能单元，用于根据输出信号和所述开闭状态判断所述对应通道的中断状态，且根据所述中断状态输出中断标志；和中断标志寄存器，用于根据所述中断标志输出中断到微处理器。根据本发明专利技术的中断控制器电路结构，具有可编程的中断优先级，编程的灵活性，因此有助于提高中断服务的效率。

【技术实现步骤摘要】

本专利技术涉及微型计算机接口
，特别涉及一种数据处理系统内使用的可编程中断控制器。
技术介绍
随着微电子技术的飞速发展，微处理器的性能得到了极大的提高，因此对微处理器提出了更高的要求，微处理器需要控制的外设种类数目越来越多。中断是外设与微处理器通信的重要方法之一，通常一个系统的外设中断的数目远远大于微处理器的中断接口数目，因此就需要中断控制器收集外设中断，根据一定的规则将中断有顺序的发送给微处理器。中断控制器的功能为捕获外设发送的中断请求，且按照一定的规则排定优先级，而后将优先级高的中断请求发送给微处理器，但是对于支持中断嵌套的中断控制器，在捕获到高优先级中断后，还能够再次发送中断信号到中断微处理器中。
技术实现思路
本专利技术的目的旨在至少解决上述技术缺陷之一。本专利技术的中断控制器电路结构具有可编程的中断优先级，与组合中断一起给软件提供了高度的编程灵活性，有助于提高终端服务的效率。为达到上述目的，本专利技术提出了一种中断控制器电路结构，包括：64位事件标志寄存器，用于保存64位事件标志信号；64位事件屏蔽寄存器，用于保存64位事件屏蔽信号；事件组合单元，用于根据所述64位事件标志信号和所述64位事件屏蔽信号保存64位组合事件标志信号；第一32位通道映射寄存器，用于保存通道0到通道3对应的中断号；第二32位通道映射寄存器，用于保存通道4到通道7对应的中断号；第三32位通道映射寄存器，用于保存通道8到通道11对应的中断号；中断映射单元，用于根据所述通道0到通道11对应的中断号判断所述64位事件标志信号对应位的值或者所述64位组合事件标志信号对应位的值，且保存所述对应位的值到12位输出信号中；12位通道使能寄存器，用于控制所述通道0到通道11的开闭状态，且根据所述开闭状态输出12位中断使能信号；中断使能单元，用于根据所述12位输出信号和所述12位中断使能信号判断所述对应通道的中断状态，且根据所述中断状态输出12位中断标志；和12位中断标志寄存器，用于根据所述12位中断标志的值判决12位中断号到微处理器。在本专利技术的一个实施例中，所述64位事件标志寄存器的低4位设为0，且高60位中保存输入的60位事件标志信号。在本专利技术的一个实施例中，所述64位事件标志寄存器还用于根据60位事件设置信号对所述60位事件标志信号进行设置，根据所述60位时间清除信号对所述60位事件标志信号清零。在本专利技术的一个实施例中，所述64位事件屏蔽寄存器的低4位设为0，且高60位-->中保存输入的60位事件屏蔽设置信号。在本专利技术的一个实施例中，所述64位组合事件标志信号的组合根据以下公式：MASKEVT[63:4]＝！EVTMASK[63:4]&EVTFLAG[63:4]  (1)MASKEVT[3]＝|(！EVTMASK[63:48]&EVTFLAG[63:48])(2)MASKEVT[2]＝|(！EVTMASK[47:32]&EVTFLAG[47:32])(3)MASKEVT[1]＝|(！EVTMASK[31:16]&EVTFLAG[31:161)(4)MASKEVT[0]＝|(！EVTMASK[15:4]&EVTFLAG[15:4])  (5)其中，MASKEVT表示所述64位组合事件标志信号、EVTFLAG表示所述64位事件标志信号、EVTMASK表示所述64位事件屏蔽信号。在本专利技术的一个实施例中，所述第一32位通道映射寄存器的0至7位保存所述通道0对应的中断号，8至15位保存所述通道1对应的中断号，16至23保存所述通道2对应的中断号，24至31保存所述通道3对应的中断号；所述第二32位通道映射寄存器的0至7位保存所述通道4对应的中断号，8至15位保存所述通道5对应的中断号，16至23保存所述通道6对应的中断号，24至31保存所述通道7对应的中断号；所述第三32位通道映射寄存器的0至7位保存所述通道8对应的中断号，8至15位保存所述通道9对应的中断号，16至23保存所述通道10对应的中断号，24至31保存所述通道11对应的中断号。在本专利技术的一个实施例中，所述12位输出信号的0到11位对应了所述通道的0到11位。在本专利技术的一个实施例中，所述12位通道使能寄存器通过通道使能配置信号对所述通道进行判断，以根据判断结果对所述通道进行开闭控制。在本专利技术的一个实施例中，所述12位中断标志的值为所述12位输出信号和所述12位中断使能信号按位与的结果。在本专利技术的一个实施例中，所述12位中断标志寄存器在时钟上升沿锁存所述12位中断标志，且根据所述12位中断标志的值控制12位中断号到微处理器。通过本专利技术提出的中断控制器电路结构，可以灵活配置中断控制器分配中断请求的优先级，且对于优先级较高的中断，可以将其单独映射到一个中断通道上，然而对于优先级要求不高的中断，还可以进行组合之后映射到一个通道上，并且微处理器在接收到组合中断后还可以通过查询方式确定需要响应的中断请求。本专利技术附加的方面和优点将在下面的描述中部分给出，部分将从下面的描述中变得明显，或通过本专利技术的实践了解到附图说明本专利技术上述的和/或附加的方面和优点从下面结合附图对实施例的描述中将变得明显和容易理解，其中：图1为本专利技术实施例中断控制器电路结构的电路结构图；和图2为本专利技术实施例中断控制器电路结构的结构示意图。具体实施方式下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终-->相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，仅用于解释本专利技术，而不能解释为对本专利技术的限制。本专利技术是针对现有中断控制器工作效率不高，灵活性差的问题，而提出的一种中断控制器电路结构，该结构使得软件可以很灵活的配置中断控制器分配中断请求的优先级，对于优先级较高的中断，可以将其单独映射到一个中断通道上，并且对于优先级要求不高的中断，可以进行组合之后映射到一个通道上，在微处理器接收到组合中断后可以通过查询方式确定需要响应的中断请求。如图1所示，为本专利技术实施例中断控制器电路结构的电路结构图。该中断控制器电路结构100包括64位事件标志寄存器110、64位事件屏蔽寄存器120、事件组合单元130、32位第一通道映射寄存器140、32位第二通道映射寄存器150、32位第三通道映射寄存器160、中断映射单元170、12位通道使能寄存器180、中断使能单元190、12位中断标志寄存器200。在本专利技术中，事件组合单元130通过公式把64位事件标志寄存器110的值和64位事件屏蔽寄存器120的值进行组合，把组合结果的值和64位事件标志寄存器110的值一并发送给中断映射单元170，中断映射单元170根据32位第一通道映射寄存器140、32位第二通道映射寄存器150和32位第三通道映射寄存器160发送的控制信号判断每个通道和中断信号的映射关系，所述映射关系与12位通道使能寄存器180的共同确定每个通道上是否有中断请求信号，中断使能单元190把中断请求信号发送给12位中断标志寄存器200以便为微处理器提供中断号。具体地，在本专利技术的一个实施例中，64位事件标志寄存器110的输入为60位中断源，记为SYSEVT，60位事件设置信号，记为E本文档来自技高网...

【技术保护点】
一种中断控制器电路结构，其特征在于，包括：６４位事件标志寄存器，用于保存６４位事件标志信号；６４位事件屏蔽寄存器，用于保存６４位事件屏蔽信号；事件组合单元，用于根据所述６４位事件标志信号和所述６４位事件屏蔽信号保存６４位组合事件标志信号；第一３２位通道映射寄存器，用于保存通道０到通道３对应的中断号；第二３２位通道映射寄存器，用于保存通道４到通道７对应的中断号；第三３２位通道映射寄存器，用于保存通道８到通道１１对应的中断号；中断映射单元，用于根据所述通道０到通道１１对应的中断号判断所述６４位事件标志信号对应位的值或者所述６４位组合事件标志信号对应位的值，且保存所述对应位的值到１２位输出信号中；１２位通道使能寄存器，用于控制所述通道０到通道１１的开闭状态，且根据所述开闭状态输出１２位中断使能信号；中断使能单元，用于根据所述１２位输出信号和所述１２位中断使能信号判断所述对应通道的中断状态，且根据所述中断状态输出１２位中断标志；和１２位中断标志寄存器，用于根据所述１２位中断标志判决１２位中断号到微处理器。

【技术特征摘要】
1.一种中断控制器电路结构，其特征在于，包括：64位事件标志寄存器，用于保存64位事件标志信号；64位事件屏蔽寄存器，用于保存64位事件屏蔽信号；事件组合单元，用于根据所述64位事件标志信号和所述64位事件屏蔽信号保存64位组合事件标志信号；第一32位通道映射寄存器，用于保存通道0到通道3对应的中断号；第二32位通道映射寄存器，用于保存通道4到通道7对应的中断号；第三32位通道映射寄存器，用于保存通道8到通道11对应的中断号；中断映射单元，用于根据所述通道0到通道11对应的中断号判断所述64位事件标志信号对应位的值或者所述64位组合事件标志信号对应位的值，且保存所述对应位的值到12位输出信号中；12位通道使能寄存器，用于控制所述通道0到通道11的开闭状态，且根据所述开闭状态输出12位中断使能信号；中断使能单元，用于根据所述12位输出信号和所述12位中断使能信号判断所述对应通道的中断状态，且根据所述中断状态输出12位中断标志；和12位中断标志寄存器，用于根据所述12位中断标志判决12位中断号到微处理器。2.如权利要求1所述的中断控制器电路结构，其特征在于，所述64位事件标志寄存器的低4位设为0，且高60位中保存输入的60位事件标志信号。3.如权利要求2所述的中断控制器电路结构，其特征在于，所述64位事件标志寄存器还用于根据60位事件设置信号对所述60位事件标志信号进行设置，根据所述60位时间清除信号对所述60位事件标志信号清零。4.如权利要求1所述的中断控制器电路结构，其特征在于，所述64位事件屏蔽寄存器的低4位设为0，且高60位中保存输入的60位事件屏蔽设置信号。5.如权利要求1所述的中断控制器电路结构，其特征在于，所述64位组合事件标志信号的组合根据以下公式：MASKEVT[63:4]＝！EVTMASK[63:4]&EVTFLAG[63:4]  (1)MASKEVT[3]＝|(！EVTMASK[63:48]&am...

【专利技术属性】
技术研发人员：李兆麟，魏炽频，郑庆伟，叶剑飞，陈佳佳，李圣龙，王芳，
申请(专利权)人：清华大学，
类型：发明
国别省市：11