System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind()
【技术实现步骤摘要】
本专利技术涉及在第1器件晶片上粘贴第2器件晶片而制造层叠器件芯片的层叠器件芯片的制造方法。
技术介绍
1、在搭载于电子设备的器件芯片中,近年来,出于节省向规定的安装对象安装该器件芯片时的安装面积、降低soc(system-on-a-chip:片上系统,系统芯片)中的消耗电力等目的,将多个芯片层叠而收纳于一个封装中。以往,将半导体晶片被分割而形成的多个芯片层叠,通过引线接合相互连接。但是,需要用于接线的区域,相应地必须增大封装。
2、因此,开发了如下的技术:除了芯片另外准备基板,在该基板上形成沿着厚度方向的贯通电极,在芯片间配设该基板而将各芯片间利用贯通电极进行连接。另外,配设于芯片间的基板被称为中介层(interposer),通过形成于基板的贯通电极将上下的芯片连接的技术被称为tsv(through-silicon via:硅通孔)。该基板例如使用硅基板。tsv的布线长度比导线短,因此布线电阻和电感极低,消耗电力也能够大幅降低。
3、另外,层叠器件芯片也可以利用其他方法形成。例如在支承基板上并列地配置多个芯片,将芯片用树脂密封而形成临时晶片,然后从树脂侧对临时晶片进行磨削而薄化,将该临时晶片贴合于器件晶片,由此形成贴合晶片。并且,在将支承基板去除之后,将芯片的器件与器件晶片的器件利用贯通电极进行连接(参照专利文献1)。
4、作为其他方法,例如在器件晶片上配置多个芯片,将多个芯片用树脂包覆之后进行平坦化。然后将器件晶片的器件与芯片的器件利用电极进行连接(参照专利文献2)。
5、另外,
6、专利文献1:日本特开2012-134231号公报
7、专利文献2:日本特开2015-233049号公报
8、近年来,伴随搭载器件芯片的电子设备的小型化、薄型化,要求半导体器件封装进一步的小型化、薄型化。作为将多个器件聚集于一个封装的方法之一,已知有将预先薄化的芯片沿纵方向层叠而进行安装的三维安装技术。但是,芯片越薄操作越困难。因此,存在如下的问题:为了应对稳定地实施搬送作业和贴合作业的要求,无法使各芯片成为10μm以下的极薄的厚度。
技术实现思路
1、本专利技术是鉴于该问题点而完成的,其目的在于提供层叠器件的制造方法,能够容易且稳定地制造包含极薄化的芯片的层叠器件芯片。
2、根据本专利技术的一个方式,提供层叠器件芯片的制造方法,该层叠器件芯片层叠有多个器件芯片,其特征在于,该层叠器件芯片的制造方法包含如下的步骤:准备步骤,准备第1器件晶片、第2器件晶片以及支承基板,其中,该第1器件晶片在正面上设定有相互交叉的多条第1分割预定线且在由该第1分割预定线划分的各区域内形成有第1器件,该第2器件晶片在正面上设定有相互交叉的多条第2分割预定线且在由该第2分割预定线划分的各区域内形成有第2器件;一体化步骤,在该第1器件晶片的该正面上贴合该支承基板而进行一体化;薄化步骤,在该一体化步骤之后,从背面侧对该第1器件晶片进行加工而薄化至规定的厚度;切断步骤,沿着该第1分割预定线形成切断槽而将该第1器件晶片切断;粘贴步骤,将切断的该第1器件晶片粘贴于该第2器件晶片;剥离步骤,从切断的该第1器件晶片剥离该支承基板;以及分割步骤,将该第2器件晶片沿着该第2分割预定线进行分割,由此形成各个层叠器件芯片。
3、优选在该一体化步骤中,通过粘接材料将该支承基板粘贴于该第1器件晶片,在该剥离步骤中,使该粘接材料的粘接力降低,从该第1器件晶片剥离该支承基板。
4、或者,优选在该一体化步骤中,通过粘接材料将该支承基板粘贴于该第1器件晶片,在该切断步骤中,将该支承基板与该第1器件晶片一起完全切断而形成芯片,在该粘贴步骤中,将该芯片从该第1器件晶片侧载置于该第2器件晶片,然后在该支承基板上粘贴带,在该剥离步骤中,透过该带和该支承基板而对该粘接材料照射激光束,使该粘接材料的粘接力降低,从该第1器件晶片将该支承基板连同该带一起剥离。
5、或者,优选在该一体化步骤中,通过热塑性粘接材料将该支承基板粘贴于该第1器件晶片,在该切断步骤中,将该支承基板与该第1器件晶片一起完全切断而形成芯片,在该粘贴步骤中,将该芯片从该第1器件晶片侧载置于该第2器件晶片,然后通过热硬化性粘接材料将回收用基板粘贴于该支承基板,在该剥离步骤中,对该热塑性粘接材料进行加热而使该热塑性粘接材料的粘接力降低,从该第1器件晶片将该支承基板连同该回收用基板一起剥离。
6、另外,优选在该剥离步骤之后且在该分割步骤之前,将不与该第1器件晶片重叠而与该第2器件晶片重叠的区域利用密封树脂密封。
7、在本专利技术的一个方式的层叠器件芯片的制造方法中,在将第1器件晶片贴合于支承基板的状态下进行薄化并切断。接着,将切断的第1器件晶片贴合于第2器件晶片,然后从第1器件晶片剥离支承基板。
8、在该情况下,在贴合于第2器件晶片之前的期间,已被切断的极薄的第1器件晶片支承于支承基板,因此极薄的第1器件晶片的操作变得容易。因此,将极薄的第1器件晶片容易且稳定地贴合于第2器件晶片。另外,在从极薄的第1器件晶片剥离支承基板时,第1器件晶片支承于第2器件晶片,因此支承基板的剥离也容易。
9、即,无论第1器件晶片如何薄化,都始终支承于支承基板或第2器件晶片,因此第1器件晶片的薄化作业、搬送作业、向第2器件晶片的贴合作业容易。并且,在贴合于第2器件晶片之前沿着第1分割预定线将第1器件晶片切断,因此通过将第2器件晶片分割而能够制造各个层叠器件芯片。
10、因此,根据本专利技术的一个方式,提供层叠器件的制造方法,能够容易且稳定地制造包含极薄化的芯片的层叠器件芯片。
本文档来自技高网...【技术保护点】
1.一种层叠器件芯片的制造方法,该层叠器件芯片层叠有多个器件芯片,
2.根据权利要求1所述的层叠器件芯片的制造方法,其特征在于,
3.根据权利要求1所述的层叠器件芯片的制造方法,其特征在于,
4.根据权利要求1所述的层叠器件芯片的制造方法,其特征在于,
5.根据权利要求1至4中的任意一项所述的层叠器件芯片的制造方法,其特征在于,
【技术特征摘要】
1.一种层叠器件芯片的制造方法,该层叠器件芯片层叠有多个器件芯片,
2.根据权利要求1所述的层叠器件芯片的制造方法,其特征在于,
3.根据权利要求1所述的层叠器件芯片...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。