一种具有介电质阻止层的ＩＧＢＴ器件制造技术

本实用新型专利技术提供一种具有介电质阻止层的ＩＧＢＴ器件，包括Ｐ＋型掺杂体接触区、Ｎ＋型掺杂源区、Ｐ型基区和Ｎ型掺杂漂移区、Ｎ型掺杂电场截止区以及Ｐ＋型发射区，Ｐ＋型掺杂体接触区和部分Ｎ＋型掺杂源区被金属发射电极覆盖，Ｎ＋型掺杂源区另一部分、Ｐ型基区及Ｎ型掺杂漂移区被栅氧化硅区覆盖，栅氧化硅区上覆盖多晶硅栅电极，Ｐ＋型发射区被金属集电极覆盖，Ｐ型基区和Ｎ型掺杂漂移区之间埋设有介电质阻止层，介电质阻止层超出Ｐ型基区边缘部分的上方设有Ｎ型掺杂区。本实用新型专利技术有益效果在于：设置介电质阻止层及Ｎ型掺杂区，起到积蓄过量载流子的作用，增强过量载流子的空间分布，优化ＩＧＢＴ器件性能；晶格缺陷少结构简单可靠，加工成本低。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于半导体电子元器件制造领域，具体涉及一种具有介电质阻止层的IGBT器件。
技术介绍
IGBT(绝缘栅双极型晶体管)是国际上公认的电力电子技术第三次革命的最具代表性的产品，是目前电力电子
中最具有优势的功率器件之一。IGBT是一种具有MOS输入、双极输出功能的MOS、双极相结合的器件。结构上，它是由成千上万个重复单元(即元胞)组成，是一种采用大规模集成电路技术和功率器件技术制造的一种大功率集成器件。IGBT广泛应用于电机节能、冶金、新能源、输变电、汽车电子、轨道交通，家用电器等国民经济各领域，是中国建设资源节约型和环境友好型社会不可缺少的关键技术之一。IGBT在上世纪80年代初研制成功，其性能经过二十几年的不断提高和改进，已成熟地应用于中高频大功率领域。它将MOSFET的电压控制、控制功率小、易于并联、开关速度高的特点和双极晶体管的电流密度大、电流处理能力强、饱和压降低的特点集中于一身，表现出易驱动、低通态压降、较快开关速度、高耐压、大电流、高频率等优越的综合性能。其通态电流密度是VDMOS的几十倍。IGBT器件目前的电压范围已经扩到300至6500伏，电流范围已经扩到几安培至几百安培，频率范围已经扩到几百赫兹至几十千赫。IGBT芯片根据电流应用范围采用混合封装技术为基础的多芯片功率模块或传统的分立功率器件封装形式。如何进一步降低IGBT导通正向压降提高器件性能成为一个重要的课题。问题解决的关键在于如何提高临近P基区的过量载流子浓度。常规IGBT器件包括P+型掺杂体接触区、N+型掺杂源区、P型基区和N型掺杂漂移区、N型掺杂电场截止区以及P+型发射区，P+型掺杂体接触区和部分N+型掺杂源区被金属发射电极覆盖，N+型掺杂源区另一部分、P型基区及N型掺杂漂移区被栅氧化硅区覆盖，栅氧化硅区上覆盖多晶硅栅电极，P+型发射区被金属集电极覆盖。由于IGBT正向导通时，P基区与N型掺杂漂移区之间形成的PN结是反向偏置，造成了该区域过量载流子浓度偏低及IGBT正向压降过高。通过各种方法减小P基区对过量载流子浓度的影响成为近期内的研究热门课题。Manabu Takei等于2010年6月7日在第22届International Symposium on Power Semiconductor Devices and IC’s上发表了题为“DB(Dielectric Barrier)IGBT with Extreme Injection Enhancement”的文章，提出用介电质阻止埋层遮掩P基区达到提高该区的过量载流子浓度的效果。但是，该技术采用横向选择性外延生长技术(Lateral Selective epitaxial growth)，成本高，晶格缺陷多，对该器件概念的实际应用带来较大难度。
技术实现思路
本技术针对现有技术存在的问题，提供一种优化调制过量载流子的空间分布的IGBT器件。为实现上述目的，本技术采用如下解决方案：一种具有介电质阻止层的IGBT器件，包括P+型掺杂体接触区、N+型掺杂源区、P-->型基区和N型掺杂漂移区、N型掺杂电场截止区以及P+型发射区，P+型掺杂体接触区和部分N+型掺杂源区被金属发射电极覆盖，N+型掺杂源区另一部分、P型基区及N型掺杂漂移区被栅氧化硅区覆盖，栅氧化硅区上覆盖多晶硅栅电极，P+型发射区被金属集电极覆盖，所述P型基区和N型掺杂漂移区之间埋设有介电质阻止层(Dielectric Barrier或DB)，介电质阻止层超出P型基区边缘部分的上方设有N型掺杂区。所述P型基区和N型掺杂区之间及栅氧化硅层下面形成MOS沟道，介电质阻止层外侧还设有用于连接MOS沟道和N型掺杂漂移区的N型填充区。所述P+型掺杂区、N+型掺杂源区、P型基区、N型掺杂区、N型掺杂漂移区、N型掺杂电场截止区及P+型发射区均采用单晶硅材料，N型填充区采用多晶硅材料。作为优选，所述介电质阻止层采用二氧化硅材料。作为另一优选方案，所述介电质阻止层采用氮化硅材料。本技术与现有IGBT器件相比，有益效果在于：通过设置介电质阻止层及N型掺杂区，起到积蓄过量载流子的作用，增强过量载流子的空间分布，优化IGBT器件性能；晶格缺陷少结构简单可靠，加工成本低。附图说明图1为现有IGBT器件的内部结构示意图；图2为本技术的IGBT器件内部结构示意图。具体实施方式下面结合附图和具体实施方式对本技术做进一步详细描述：现有的IGBT器件如图1所示，由以下几个区域形成：P+型掺杂体接触区1，N+型掺杂源区2，P型基区3，N型掺杂漂移区4，N型掺杂电场截止区5，P+型发射区6，P+型掺杂体接触区1和部分N+型掺杂源区2被金属发射电极8覆盖，N+型掺杂源区2另一部分、P型基区3及N型掺杂漂移区4被栅氧化硅区13覆盖，栅氧化硅区13上覆盖多晶硅栅电极9，P+型发射区6被金属集电极8覆盖。由于IGBT正向导通时，P型基区3与N型掺杂漂移区4之间形成的PN结是反向偏置，造成了该区域过量载流子浓度偏低及IGBT正向压降过高。本技术提供一种具有介电质阻止层的IGBT器件，结构如图2所示。由以下几个区域形成：P+型掺杂体接触区1，N+型掺杂源区2，P型基区3，N型掺杂漂移区4，N型掺杂电场截止区5，P+型发射区6，P+型掺杂体接触区1和部分N+型掺杂源区2被金属发射电极8覆盖，N+型掺杂源区2另一部分、P型基区3及N型掺杂漂移区4被栅氧化硅区13覆盖，栅氧化硅区13上覆盖多晶硅栅电极9，P+型发射区6被金属集电极8覆盖。与常规的IGBT器件不同之处在于，在P型基区3和N型掺杂漂移区4之间埋设有介电质阻止层12，阻止空穴载流子流向P型基区3，在以达到减小P型基区3对过量载流子浓度影响的效果。该介电质阻止层12可采用包括二氧化硅、氮化硅在内的各种介电材料，厚度在0.5至5微米之间，宽度在1至20微米之间。介电质阻止层12厚度及宽度，以及其上方的N型掺杂区10，11的厚度，宽度，掺杂浓度对器件的击穿电压和载流子空间分布都有影响，是器件设计优化的重要参数。该电介质阻挡埋层12可采用各种现有技术实现，包括-->使用SOI(绝缘衬底上的硅)起始晶圆。介电质阻止层超出P型基区边缘部分的上方设有N型掺杂区10，厚度在0.5至5微米之间。介电质阻止层12外侧还设有N型填充区11，起到连接MOS沟道与N型漂移区4的作用。当多晶硅栅9置于低于阈值电压和发射极8接地时，该IGBT处于关闭状态，P型基区3与N型掺杂区(10，11，及4)之间形成的PN结处于反向偏置，并支持加载集电极上的正电压。当多晶硅栅9上所加电压高于阈值电压和发射极8接地时，该IGBT处于开启状态，被栅氧化硅区13覆盖的P型基区3区域内形成的MOS沟道开始提供电子电流，并通过N型掺杂单晶硅区10及采用多晶硅材料的N型填充区11注入到N型掺杂漂移区4，与P+型发射区6注入的空穴一起实现电导调制。新型IGBT结构引入SOI硅片的介电质阻止层阻挡流向P型基区的空穴电流，过量载流子在介电质阻止层附近积蓄，以达到增强导电调制过量载流子的空间分布，整体器件性能优于槽沟栅IGBT结构。虽然本技术已通过参考优选的实施例进行了图示和描述，但是，本领域普通技术人员应当了解，本文档来自技高网...

【技术保护点】
一种具有介电质阻止层的ＩＧＢＴ器件，包括Ｐ＋型掺杂体接触区、Ｎ＋型掺杂源区、Ｐ型基区和Ｎ型掺杂漂移区、Ｎ型掺杂电场截止区以及Ｐ＋型发射区，Ｐ＋型掺杂体接触区和部分Ｎ＋型掺杂源区被金属发射电极覆盖，Ｎ＋型掺杂源区另一部分、Ｐ型基区及Ｎ型掺杂漂移区被栅氧化硅区覆盖，栅氧化硅区上覆盖多晶硅栅电极，Ｐ＋型发射区被金属集电极覆盖，其特征在于：所述Ｐ型基区和Ｎ型掺杂漂移区之间埋设有介电质阻止层，介电质阻止层超出Ｐ型基区边缘部分的上方设有Ｎ型掺杂区。

【技术特征摘要】
1.一种具有介电质阻止层的IGBT器件，包括P+型掺杂体接触区、N+型掺杂源区、P型基区和N型掺杂漂移区、N型掺杂电场截止区以及P+型发射区，P+型掺杂体接触区和部分N+型掺杂源区被金属发射电极覆盖，N+型掺杂源区另一部分、P型基区及N型掺杂漂移区被栅氧化硅区覆盖，栅氧化硅区上覆盖多晶硅栅电极，P+型发射区被金属集电极覆盖，其特征在于：所述P型基区和N型掺杂漂移区之间埋设有介电质阻止层，介电质阻止层超出P型基区边缘部分的上方设有N型掺杂区。2.根据权利要求1所述的一种具有介电质阻止层的IGBT器件，其特征在于：所述P型基区和N型掺杂区之间及栅氧化硅层下面形成MOS沟道，介电质阻止层外侧还设有用于连接MOS沟道和N型掺杂漂移区的N型填充区。3.根据权利要求2所述...

【专利技术属性】
技术研发人员：李伟，何文牧，沈征，
申请(专利权)人：浙江华芯科技有限公司，
类型：实用新型
国别省市：86[中国|杭州]