【技术实现步骤摘要】
本专利技术涉及fpga系统分割，具体为基于ucf的fpga系统分割方法。
技术介绍
1、ucf是在设计中使用的一种文件格式，用于指定用户对fpga器件的约束和限制条件，ucf文件包含了一系列的约束信息，用于告知综合工具、布局工具和时序分析工具如何处理设计，这些约束可以包括时钟频率、时序关系、引脚映射、管脚约束、电气特性等，通过定义这些约束，设计者可以对fpga器件的资源分配、时序关系和输入输出管脚等进行控制和优化，以满足设计的要求和约束；
2、fpga系统是指基于fpga芯片构建的硬件系统，fpga是一种可编程逻辑器件，与传统的定制集成电路不同，它具有可重配置的特性，可以根据设计者的需求重新编程实现不同的功能；
3、将大规模电路设计被布局在单个fpga芯片中，会出现以下问题：1、由于单个fpga芯片的资源有限，可能无法满足大规模电路设计的需求，从而导致系统性能受到严重影响，2、当电路设计较大时，单个fpga芯片可能无法同时处理所有任务，因此任务需要串行执行，从而导致系统运行效率低下，3、如果将所有逻辑都放在一个fpga芯片上，可能会导致某些资源过度使用，而其他资源则被闲置，使得整个fpga芯片的资源利用率降低，资源浪费严重，4、大规模电路通常需要昂贵的fpga芯片才能支持，而且如果使用单个fpga芯片来实现电路设计，会增加系统的部署成本，5、如果将整个电路设计布局在单个fpga芯片上，可能会使得故障检测和排除变得更加困难，如果需要对系统进行升级或者改进，可能需要重新设计和实现整个系统，成本和工作量都会非常
技术实现思路
1、本专利技术的目的在于提供基于ucf的fpga系统分割方法，以解决上述
技术介绍
中提出的问题。
2、为实现上述目的，本专利技术提供如下技术方案：基于ucf的fpga系统分割方法，包括以下步骤：
3、s1、获取文件：获取edif网表和ucf文件；
4、s2、标注命名：遍历edif网表中的每个基本逻辑单元，根据用户设计电路时在电路描述中对不同模块进行的标注命名，并将这些标注名称记录在ucf文件中，根据每个基本逻辑单元的标注命名，为每个基本逻辑单元增加分割属性；
5、s3、连线分割：遍历edif网表中的每个连线，对于在ucf文件中指定需要分割的连线，进行分割处理，对于其他没有明确约束但不属于同一个fpga的两个逻辑单元之间的连线，切断并分别加上输入/输出标记；
6、s4、分割分配：将属于同一fpga的所有逻辑单元和连线进行整合分类，生成相应的子网表文件，每个子网表文件对应于fpga系统中的一个fpga芯片，在分割过程中，由于某些逻辑单元所属模块不明确而没有标注命名，通过分析该逻辑单元与相邻有标注逻辑单元的连接紧密程度来确定分割分配，具有控制功能或与其他模块紧密关联的模块被分配到主芯片；
7、s5、时钟分配：时钟信号采用在单个芯片内复制并在系统中全局控制的方法，时钟信号是fpga器件内部逻辑模块工作所必需的，将时钟信号在各个fpga内部重新生成，并由系统时钟控制；
8、s6、生成子网表：分割完成后，将生成n个子网表文件，其中n为fpga系统中fpga的个数。
9、优选的，所述步骤s1具体包括以下步骤：
10、s101、获取电路设计工具生成的edif网表文件，所述edif网表文件描述电路的逻辑结构、元器件定义和布局等信息；
11、s102、获取用户定义的ucf文件，所述ucf文件包括基本逻辑单元的约束、连线的约束、时钟和时序的约束和物理布局的约束。
12、优选的，所述步骤s2中，所述分割属性值为基本逻辑单元应属于的fpga系统中fpga的编号。
13、优选的，所述步骤s2具体包括以下步骤：
14、s201、读取edif网表文件，遍历其中的每个基本逻辑单元；
15、s202、根据用户在电路描述中对不同模块进行的标注命名，将标注名称记录下来；
16、s203、将每个基本逻辑单元的标注名称记录在ucf文件中的相应位置；
17、s204、根据每个基本逻辑单元的标注命名，为其增加分割属性，分割属性用于标记逻辑单元是否需要进行分割处理。
18、优选的，所述步骤s3具体包括以下步骤：
19、s301、读取edif网表文件，遍历其中的每个连线；
20、s302、根据ucf文件中指定的需要分割的连线信息，判断当前遍历到的连线是否需要进行分割处理；
21、s303、如果当前的连线需要进行分割处理，将连线分割成多个部分，每个部分都在ucf文件中约束了相应的芯片位置，以确保每部分都可以正确地映射到相应的芯片中；
22、s304、对于其他没有明确约束但不属于同一个fpga的两个逻辑单元之间的连线，根据芯片边界或fpga子网进行切断，同时分别加上输入/输出标记，以指示每个逻辑单元的输入和输出方向。
23、优选的，所述步骤s4具体包括以下步骤：
24、s401、根据ucf文件中约束的芯片边界或fpga子网位置，将属于同一fpga芯片的所有逻辑单元和连线整合起来，生成相应的子网表文件，每个子网表文件对应于fpga系统中的一个fpga芯片，包含该芯片上的所有逻辑单元和连线；
25、s402、如果某些逻辑单元所属模块不明确而没有标注命名，则通过分析该逻辑单元与相邻有标注逻辑单元的连接紧密程度来确定其分割分配到哪个子网表文件中，如果该逻辑单元主要与一个已标注的模块紧密相连，则可以将其划分到与该模块相同的子网表文件中，否则将其分配到其他子网表文件中；
26、s403、对于具有控制功能或与其他模块紧密关联的模块，则需要将其分配到主芯片中，以保证其优先级和稳定性；
27、s404、在分割分配过程中，进行时序分析，以确保逻辑单元和连线在分割后仍能够满足设定的时序要求，如果其中的逻辑单元和连线无法满足要求，则需要进行进一步的优化和分割处理，直到满足时序要求。
28、优选的，所述步骤s5具体包括以下步骤：
29、s501、根据系统的时钟源，在每个fpga芯片内部选择一个或多个适合的时钟模块，并使用该时钟模块在芯片内部生成时钟信号，时钟模块是fpga器件内部的时钟管理单元；
30、s502、将生成的时钟信号进行复制，使得每个fpga芯片内的各个逻辑模块都可以接收到同样的时钟信号；
31、s503、将系统的时钟源连接到每个fpga芯片内部的时钟网络或时钟分配网。
32、优选的，所述步骤s6具体包括以下步骤：
33、s601、为每个子网分配一个唯一的标识符；
34、s602、将每个子网包含的逻辑单元、连线以及它们之间的关联关系记录在子网表文件中；
35、s603、根据ucf文件，在子网表文件使用约束推理算法生成约束和属性，约束推理算法具体为：本文档来自技高网...
【技术保护点】
1.基于UCF的FPGA系统分割方法，其特征在于包括以下步骤：
2.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S1具体包括以下步骤：
3.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S2中，所述分割属性值为基本逻辑单元应属于的FPGA系统中FPGA的编号。
4.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S2具体包括以下步骤：
5.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S3具体包括以下步骤：
6.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S4具体包括以下步骤：
7.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S5具体包括以下步骤：
8.根据权利要求1所述的基于UCF的FPGA系统分割方法，其特征在于：所述步骤S6具体包括以下步骤：
【技术特征摘要】
1.基于ucf的fpga系统分割方法，其特征在于包括以下步骤：
2.根据权利要求1所述的基于ucf的fpga系统分割方法，其特征在于：所述步骤s1具体包括以下步骤：
3.根据权利要求1所述的基于ucf的fpga系统分割方法，其特征在于：所述步骤s2中，所述分割属性值为基本逻辑单元应属于的fpga系统中fpga的编号。
4.根据权利要求1所述的基于ucf的fpga系统分割方法，其特征在于：所述步骤s2具体包括以下步骤：...
【专利技术属性】
技术研发人员：暴宇，马飞，李俊华，李君豪，
申请(专利权)人：北京汤谷软件技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。