【技术实现步骤摘要】
本专利技术涉及半导体，具体涉及一种改善芯片切割形变的晶圆结构及其制作方法，特别适用于功率半导体器件，尤其是垂直型功率半导体器件，例如屏蔽栅场效应管器件、绝缘栅双极型晶体管器件的外围区域结构及其制造方法。
技术介绍
1、垂直型功率半导体器件，例如屏蔽栅场效应管器件、绝缘栅双极型晶体管器件等，具有分别位于上表面和下表面的源、漏（集、射）电极。通常的垂直型功率半导体器件的晶圆结构如图1的顶视图所示，其中包括周期性排列的四边形器件100，该四边形器件内最少包括：用作电流导通的有源区域、用作保持外围器件击穿电压的终端区域，且终端区域包围有源区域。周期排列的四边形器件100之间具有十字形切割道区域103，用于在后续工艺流程中进行切割，并形成单独的四边形器件以进行封装，垂直型功率半导体器件的上表面通常具有钝化层，用于防止污染物离子入侵对器件性能产生影响。该钝化层可能包括氮化物层或/和聚酰亚胺。通常地，钝化物层从四边形器件100中延伸到器件的外围区域102，而不会覆盖切割道区103。
2、图2为图1中切线a的剖面示意图，展示了一种通常的器件外围区域102结构。其中包括位于最底部的底部金属层111，位于底部金属层上方的半导体层110，位于半导体上表面的氧化隔离层112，位于氧化隔离层上方的上表面金属层113，位于上表面金属层上方的氮化物钝化层114，以及位于氮化物钝化层上方的聚酰亚胺钝化层115。在上述晶圆切割的过程中，切割道处的氧化隔离层112和半导体层110在外力下断裂并有可能形成分层，该分层可能在后续工艺的热过程或者器件长时间工
技术实现思路
1、本专利技术提出一种改进型一种垂直型功率半导体器件外围区域结构及其制造方法。该结构具有多个沟槽，能避免制造过程中的切割道附近的物料分层问题。
2、一种改善芯片切割形变的晶圆结构，所述的晶圆分为器件区、包围所述的器件区的外围区域以及切割道区域，所述的晶圆包括有位于底部的下表面金属层、位于下表面金属层上方的半导体层、位于半导体层上表面的隔离层、位于隔离层上方的上表面金属层，位于上表面金属层上方的第一钝化层，以及位于第一钝化层上方的第二钝化层，在所述的外围区域内的半导体层中设有至少一段围绕所述的器件区的第一类沟槽和至少一段位于围绕所述的第一类沟槽且与之平行的第二类沟槽，所述的第二类沟槽位于第二钝化层边缘的下方，所述的第二钝化层向下延伸至所述的第二类沟槽内。
3、进一步的，所述的第一钝化层材料为氮化物，和/或所述的第二钝化层为氮化物层或/和聚酰亚胺，和/或所述的第二钝化层向下延伸的深度大于0.3μm，和/或所述的第二钝化层在边缘处呈斜角，夹角在30-70度之间。
4、进一步的，第一类沟槽与器件内部的有源区域或者终端区域中的沟槽的深度和宽度一致。
5、进一步的，一段以上的第二类沟槽相互平行，和/或一段以上的第二类沟槽在同一直线上且不相连。
6、进一步的，位于第一类沟槽上方的上表面金属层和器件内部区域的上表面金属层相互隔离，并且第一类沟槽上方的上表面金属层并不连接到器件上表面的电极；位于第一类沟槽上方的上表面金属层连接到第一类沟槽，并与第一类沟槽构成器件的电场截止结构。
7、进一步的，同一器件区的第一类沟槽和第二类沟槽之间或不同器件区的第二类沟槽之间设有离子注入区，所述的离子注入区在器件区外围形成环绕器件区的等电势区域；或第一钝化层下方还设有第三钝化层。
8、进一步的，在所述的切割道区域内的半导体层中均匀分布有一段以上的第三类沟槽，第三类沟槽的方向平行于切割道的方向；或在所述的切割道区域最外围还设有一段以上的第四类沟槽，所述的第四类沟槽上方的隔离层内设有用于分隔外围区域内隔离层和切割道区域的隔离层的第一接触孔。
9、进一步的，所述的第二类沟槽上方还设有一段以上的第二接触孔，所述的第二接触孔连接两个以上的第二类沟槽且深入下方的半导体层之中。
10、进一步的，外围区域内隔离层比切割道区域的隔离层厚。
11、进一步的，第二类沟槽上方具有氧化隔离层凹槽区域，所述的第二钝化层向下延伸至所述的氧化隔离层凹槽区域内，氧化隔离层凹槽区域内的隔离层比器件区薄。
12、本专利技术还提供一种改善芯片切割形变的晶圆结构的制作方法，所述的制作方法包括如下的步骤：
13、第一步，在外围区域和切割道区域内的半导体层中形成一系列沟槽；
14、第二步，在部分沟槽内形成沟槽隔离层，再形成沟槽填充材料，然后形成氧化隔离层；
15、其中第二类沟槽内的沟槽填充材料的高度低于半导体上表面；或者
16、在第二类沟槽直接形成沟槽隔离层并将沟槽隔离层材料完全填满第二类沟槽；
17、第三步，在氧化隔离层内形成一系列接触孔，再形成上表面金属层；该系列接触孔包括：
18、连接第一类沟槽和上表面金属的第一接触孔；
19、连接半导体层和上表面金属的半导体接触孔；
20、位于多段第二类沟槽上方的第二接触孔；
21、第四步，形成上表面金属层上方的第一钝化层，再形成位于第一钝化层上方的第二钝化层，并使第二钝化层的钝化材料延伸填充到第二类沟槽中。
22、作为优选的，第一步中，形成的第二类沟槽的宽度和深度比第一类沟槽小；或，第三步中，第二接触孔底部的氧化物刻蚀深度比半导体刻蚀深度深0.1-1um；或第四步中，形成的第一钝化层围绕多段第二类沟槽；在形成第一钝化层后，再对隔离层进行刻蚀，形成第二类沟槽上方的氧化隔离层凹槽区域。
23、本专利技术提供的技术方案增加器件生产的良率和使用过程中的可靠性，解决了芯片切割形变的问题。
本文档来自技高网...【技术保护点】
1.一种改善芯片切割形变的晶圆结构，所述的晶圆分为器件区、包围所述的器件区的外围区域以及切割道区域，所述的晶圆包括有位于底部的下表面金属层、位于下表面金属层上方的半导体层、位于半导体层上表面的隔离层、位于隔离层上方的上表面金属层，位于上表面金属层上方的第一钝化层，以及位于第一钝化层上方的第二钝化层，其特征在于，在所述的外围区域内的半导体层中设有至少一段围绕所述的器件区的第一类沟槽和至少一段位于围绕所述的第一类沟槽且与之平行的第二类沟槽，所述的第二类沟槽位于第二钝化层边缘的下方，所述的第二钝化层向下延伸至所述的第二类沟槽内。
2.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，所述的第一钝化层材料为氮化物，和/或所述的第二钝化层为氮化物层或/和聚酰亚胺，和/或所述的第二钝化层向下延伸的深度大于0.3μm，和/或所述的第二钝化层在边缘处呈斜角，夹角在30-70度之间。
3.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，第一类沟槽与器件内部的有源区域或者终端区域中的沟槽的深度和宽度一致。
4.如权利要求1所述的一种改善芯
5.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，位于第一类沟槽上方的上表面金属层和器件内部区域的上表面金属层相互隔离，并且第一类沟槽上方的上表面金属层并不连接到器件上表面的电极；位于第一类沟槽上方的上表面金属层连接到第一类沟槽，并与第一类沟槽构成器件的电场截止结构。
6.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，同一器件区的第一类沟槽和第二类沟槽之间或不同器件区的第二类沟槽之间设有离子注入区，所述的离子注入区在器件区外围形成环绕器件区的等电势区域；或第一钝化层下方还设有第三钝化层。
7.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，在所述的切割道区域内的半导体层中均匀分布有一段以上的第三类沟槽，第三类沟槽的方向平行于切割道的方向；或在所述的切割道区域最外围还设有一段以上的第四类沟槽，所述的第四类沟槽上方的隔离层内设有用于分隔外围区域内隔离层和切割道区域的隔离层的第一接触孔。
8.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，所述的第二类沟槽上方还设有一段以上的第二接触孔，所述的第二接触孔连接两个以上的第二类沟槽且深入下方的半导体层之中。
9.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，外围区域内隔离层比切割道区域的隔离层厚。
10.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，第二类沟槽上方具有氧化隔离层凹槽区域，所述的第二钝化层向下延伸至所述的氧化隔离层凹槽区域内，氧化隔离层凹槽区域内的隔离层比器件区薄。
11.一种改善芯片切割形变的晶圆结构的制作方法，其特征在于，所述的制作方法包括如下的步骤：
12.如权利要求11所述的一种改善芯片切割形变的晶圆结构的制作方法，其特征在于，
...【技术特征摘要】
1.一种改善芯片切割形变的晶圆结构，所述的晶圆分为器件区、包围所述的器件区的外围区域以及切割道区域，所述的晶圆包括有位于底部的下表面金属层、位于下表面金属层上方的半导体层、位于半导体层上表面的隔离层、位于隔离层上方的上表面金属层，位于上表面金属层上方的第一钝化层，以及位于第一钝化层上方的第二钝化层，其特征在于，在所述的外围区域内的半导体层中设有至少一段围绕所述的器件区的第一类沟槽和至少一段位于围绕所述的第一类沟槽且与之平行的第二类沟槽，所述的第二类沟槽位于第二钝化层边缘的下方，所述的第二钝化层向下延伸至所述的第二类沟槽内。
2.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，所述的第一钝化层材料为氮化物，和/或所述的第二钝化层为氮化物层或/和聚酰亚胺，和/或所述的第二钝化层向下延伸的深度大于0.3μm，和/或所述的第二钝化层在边缘处呈斜角，夹角在30-70度之间。
3.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，第一类沟槽与器件内部的有源区域或者终端区域中的沟槽的深度和宽度一致。
4.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，一段以上的第二类沟槽相互平行，和/或一段以上的第二类沟槽在同一直线上且不相连。
5.如权利要求1所述的一种改善芯片切割形变的晶圆结构，其特征在于，位于第一类沟槽上方的上表面金属层和器件内部区域的上表面金属层相互隔离，并且第一类沟槽上方的上表面金属层并不连接到器件上表面的电极；位于第一类沟槽上方的上表面金属层连接到...
【专利技术属性】
技术研发人员：梁嘉进，伍震威，管浩，单建安，
申请(专利权)人：安建科技有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。