时钟精度调节模块与方法及应用其的通用串行总线设备技术

本发明专利技术提供了一种时钟精度调节模块与方法及应用其的通用串行总线设备。时钟精度调节模块包括时钟计数器与精度调节控制器。时钟计数器连接于通用串行总线主机，在通用串行总线主机发送令牌包时，时钟计数器对脉冲信号的周期进行计数并输出计数值。精度调节控制器连接于时钟计数器与时钟振荡器。精度调节控制器接收计数值并根据计数值控制电子开关以调节脉冲信号的频率。本发明专利技术利用通用串行总线主机输出的时钟精度，对通用串行总线设备芯片内建的时钟振荡器做精度动态调整，精简了外部时钟振荡器的成本。

【技术实现步骤摘要】

本专利技术有关于一种时钟精度调节技术，特别是有关于一种时钟精度调节模块与方 法及应用其的通用串行总线设备。
技术介绍
随着通用串行总线(Universal Serial Bus, USB)设备，诸如鼠标、键盘的大量应 用普及，这类USB设备内部集成电路芯片由于USB协议的要求，对时钟频率的精度要求非常 高(含全温度条件下士 1. 5% )，故通常都会采用外接精度很高的时钟震荡器提供时钟源。采用外接时钟震荡器的方式虽然可为USB设备内部集成电路芯片提供精确的时 钟源，然而，因为要外接时钟震荡器，故组件成本就会增加，且不符合系统高集成的应用需 求。
技术实现思路
本专利技术的目的在于提供一种时钟精度调节模块与方法及应用其的通用串行总线 设备，以改善现有技术的缺失。为解决所述技术问题，本专利技术的技术方案是本专利技术提供的时钟精度调节模块连接于通用串行总线主机与时钟振荡器。时钟振 荡器用于产生脉冲信号且包括电容器与多个串接的电阻。这些串接的电阻形成电阻串联电 路，在电阻串联电路的一端与各电阻的串接点之间跨设一个电子开关。时钟精度调节模块 包括时钟计数器与精度调节控制器。时钟计数器连接于通用串行总线主机，在通用串行总 线主机发送令牌包时，时钟计数器对脉冲信号的周期进行计数并输出计数值。精度调节控 制器连接于时钟计数器与时钟振荡器。精度调节控制器接收计数值并根据计数值控制电子 开关以调节脉冲信号的频率。在本专利技术的一实施例中，在通用串行总线主机发送令牌包时，在同步字段的第一 个低电平到高电平的脉冲信号至包标识符字段的最后一个低电平到高电平的脉冲信号范 围内，时钟计数器对脉冲信号的周期进行计数并输出计数值。在本专利技术的一实施例中，在同步字段的第一个低电平到高电平的脉冲信号至包标 识符字段的最后一个低电平到高电平的脉冲信号范围内，通用串行总线主机发送的令牌包 的长度为15比特。在本专利技术的一实施例中，通用串行总线主机发送令牌包的速度为每秒1.5兆比 特。在本专利技术的一实施例中，精度调节控制器包括预调整值寄存器、控制元件以及译 码器。预调整值寄存器存储多个预调整值。控制元件连接于时钟计数器与预调整值寄存器， 控制元件接收计数值并根据计数值输出这些预调整值中的一个。译码器连接于控制元件与 时钟振荡器，译码器接收控制元件输出的这些预调整值中的一个，经译码后输出调节信号 至时钟振荡器，用于控制电子开关。 在本专利技术的一实施例中，调节信号为8比特的数字信号，以实现256档的选择控 制。本专利技术提供的通用串行总线设备连接于通用串行总线主机以进行通信。通用串行 总线设备包括时钟振荡器与时钟精度调节模块。时钟振荡器用于产生脉冲信号且包括电容 器与多个串接的电阻，这些串接的电阻形成电阻串联电路，在电阻串联电路的一端与各电 阻的串接点之间跨设一个电子开关。时钟精度调节模块连接于通用串行总线主机与时钟振 荡器。时钟精度调节模块包括时钟计数器与精度调节控制器。时钟计数器连接于通用串行 总线主机，在通用串行总线主机发送令牌包时，时钟计数器对脉冲信号的周期进行计数并 输出计数值。精度调节控制器连接于时钟计数器与时钟振荡器。精度调节控制器接收计数 值并根据计数值控制电子开关以调节脉冲信号的频率。在本专利技术的一实施例中，时钟振荡器产生的脉冲信号的频率为12兆赫兹。在本专利技术的一实施例中，在通用串行总线主机发送令牌包时，在同步字段的第一 个低电平到高电平的脉冲信号至包标识符字段的最后一个低电平到高电平的脉冲信号范 围内，时钟计数器对脉冲信号的周期进行计数并输出计数值。在本专利技术的一实施例中，在同步字段的第一个低电平到高电平的脉冲信号至包标 识符字段的最后一个低电平到高电平的脉冲信号范围内，通用串行总线主机发送的令牌包 的长度为15比特。在本专利技术的一实施例中，通用串行总线主机发送令牌包的速度为每秒1.5兆比 特。在本专利技术的一实施例中，精度调节控制器包括预调整值寄存器、控制元件以及译 码器。预调整值寄存器存储多个预调整值。控制元件连接于时钟计数器与预调整值寄存器， 控制元件接收计数值并根据计数值输出这些预调整值中的一个。译码器连接于控制元件与 时钟振荡器，译码器接收控制元件输出的这些预调整值中的一个，经译码后输出调节信号 至时钟振荡器，用于控制电子开关。在本专利技术的一实施例中，调节信号为8比特的数字信号，以实现256档的选择控 制。本专利技术提供的时钟精度调节方法用于调节通用串行总线设备的时钟振荡器产生 的脉冲信号的频率。时钟振荡器包括电容器与多个串接的电阻，这些串接的电阻形成电阻 串联电路，在电阻串联电路的一端与各电阻的串接点之间跨设一个电子开关。时钟精度调 节方法包括下述步骤。在通用串行总线主机发送令牌包时，对脉冲信号的周期进行计数并 输出计数值。接收计数值并根据计数值控制电子开关以调节脉冲信号的频率。在本专利技术的一实施例中，在通用串行总线主机发送令牌包时，对脉冲信号的周期 进行计数并输出计数值的步骤包括下述步骤。在同步字段的第一个低电平到高电平的脉冲 信号至包标识符字段的最后一个低电平到高电平的脉冲信号范围内，对脉冲信号的周期进 行计数并输出计数值。在本专利技术的一实施例中，接收计数值并根据计数值控制电子开关以调节脉冲信号 的频率的步骤包括下述步骤。接收计数值并根据计数值输出多个预调整值中的一个。译码 这些预调整值中的一个并输出调节信号至时钟振荡器，用于控制电子开关。与现有技术相比，本专利技术的有益效果可以是本专利技术利用USB设备在与USB主机通信时，USB主机输出的时钟精度，对USB设备 芯片内建的时钟振荡器做精度动态调整，解决了传统内建时钟振荡器易受外界环境对时钟 精度的影响干扰，达到USB通信对设备高精度时钟的要求，同时也精简外部时钟振荡器的 成本，实现系统高集成的应用需求。为让本专利技术的所述和其它目的、特征和优点能更明显易懂，下文特举较佳实施例， 并配合附图，作详细说明如下。附图说明图1为根据本专利技术一较佳实施例的通用串行总线设备的功能方块图。图2为根据本专利技术一较佳实施例的时钟振荡器的电路图。图3为根据本专利技术一较佳实施例的令牌包的示意图。图4为根据本专利技术一较佳实施例的时钟精度调节方法的流程图。具体实施例方式图1为根据本专利技术一较佳实施例的通用串行总线设备的功能方块图。图2为根据 本专利技术一较佳实施例的时钟振荡器的电路图。图3为根据本专利技术一较佳实施例的令牌包 的示意图。请参考图1、图2以及图3。在本实施例中，通用串行总线(Universal Serial Bus, USB)设备1连接于USB主机2以进行通信。USB设备1可为鼠标、键盘等装置，然而， 本专利技术对此不作任何限定。在本实施例中，USB设备1可为对时钟精度要求为士 1.5%的USB1.0或USB1. 1 设备。USB1. 0只有低速(Low Speed, 1. 5Mbps) 一种传输模式，USB1. 1增加了全速(Full Speed, 12Mbps)模式。由于USB主机2的时钟频率精度非常高，可达到士 1.5%，因此，以 USB主机2与USB设备1通信时所输出的高精度信号作为基准对USB设备1的内部时钟进 行动态调整，可达到互相通信时不受时钟频率偏差的目的。在本实施例中，USB设备1包括时钟振荡器11与时钟精度调节模块12。时钟本文档来自技高网...

【技术保护点】
一种时钟精度调节模块，连接于通用串行总线主机与时钟振荡器，所述时钟振荡器用于产生脉冲信号，所述时钟振荡器包括电容器与多个串接的电阻，所述这些串接的电阻形成电阻串联电路，在所述电阻串联电路的一端与各电阻的串接点之间跨设一个电子开关，其特征在于，所述时钟精度调节模块包括：时钟计数器，连接于所述通用串行总线主机，在所述通用串行总线主机发送令牌包时，所述时钟计数器对所述脉冲信号的周期进行计数并输出计数值；以及精度调节控制器，连接于所述时钟计数器与所述时钟振荡器，所述精度调节控制器接收所述计数值并根据所述计数值控制所述这些电子开关以调节所述脉冲信号的频率。

【技术特征摘要】

【专利技术属性】
技术研发人员：尤炜，赵敏涛，
申请(专利权)人：中颖电子有限公司，
类型：发明
国别省市：31