一种通信协议处理器中超时定时器的硬件设计结构制造技术

本发明专利技术一种通信协议处理器中超时定时器的硬件设计结构涉及协议处理器设计技术领域，主要为解决目前通信协议处理器中超时定时器精度不高及工作速度慢从而影响协议处理器性能的问题。本发明专利技术的硬件设计结构包括控制逻辑模块、定时器模块、多路选择器、比较器模块、或逻辑模块、超时表格模块和过滤器。本发明专利技术采用硬件结构替代了软件完成超时表项的查找、删除和插入操作，使得超时定时器的性能大大提高；同时能够通过设定不同精度的定时器，使得硬件定时器的精度不受嵌入式处理器的最高频率限制，从而达到更高的精度。

【技术实现步骤摘要】

本专利技术属于协议处理器设计
，尤其涉及一种通信协议处理器中超时定时 器的硬件设计结构。
技术介绍
协议处理器主要实现对某种通信协议(如蓝牙协议、USB协议等)进行处理的功 能，协议处理器中一股的数据流模型包括物理层、链路层、网络层、传输层和应用层。在通 信协议的处理中，必不可少的一个功能模块就是超时定时功能模块。超时定时指的是每发 送一帧数据都需要开始计时，当接收到该数据帧的应答帧时就停止计时。如果在超过定时 器所规定的时间内还没有接收到应答帧时，就表示发送的数据帧被丢失或者应答帧被丢 失，需要重新发送该数据帧或者表示通信链路出错需要进行通信链路状态的协商再重新进 行数据帧的发送。通过这种机制可以了解通信链路的状态和保证通信的正确性和稳定性， 是通信协议中必不可少的功能模块。目前这种超时定时器的设计都是使用软件来设计的， 利用通信协议处理器中嵌入式处理器的硬件定时器，采用单向链表结构、双向链表结构或 者循环链表结构设计实现的。但是随着通信协议处理器的吞吐量的提高，软件需要定时的 数据帧的数目大量增加，就会使链表表项的数目增多，从而增加软件进行链表表项查找、插 入、删除等操作本文档来自技高网...

【技术保护点】
一种通信协议处理器中超时定时器的硬件设计结构包括控制逻辑模块、定时器模块、多路选择器、比较器模块、或逻辑模块、超时表格模块和过滤器，其特征在于，所述控制逻辑模块分别与所述定时器模块、所述多路选择器、所述超时表格模块、所述比较器模块和所述过滤器连接；所述过滤器的输出连接到所述超时表格模块；所述定时器模块的输出分别与所述控制逻辑模块和所述多路选择模块连接；所述多路选择器的输出和所述超时表格模块的输出分别与比较器模块连接，所述比较器模块的输出分别连接到所述或逻辑模块和所述控制逻辑模块。

【技术特征摘要】

【专利技术属性】
技术研发人员：金婕，于敦山，崔小欣，王阳元，
申请(专利权)人：北京大学，
类型：发明
国别省市：11[中国|北京]