【技术实现步骤摘要】
本专利技术涉及电路译码技术，尤其涉及一种应用于高速高精度数模转换器的dem译码电路。
技术介绍
1、dac是数字世界和模拟世界的桥梁，随着无线通讯的迅速发展，信号的频率越来越高，数字处理系统的处理速度越来越快，这就使得数模转换器的处理速度以及转换精度成为限制整个系统性能的关键因素。当前市场上较为火热的车载激光雷达、相机视觉传感器、神经元探测信号芯片等领域中均不乏高速高精度数模转换器的身影。
2、目前主流的高速高精度数模转换器均采用分段译码的电流舵结构。其中低位部分采用二进制码，分别控制不同权重的电流源，高位采用二进制码译成的温度计码，控制相同权重的电流源。要想实现高速高精度的数模转换器，必须解决的首要问题是解决电流源间的失配问题和增大电流源的输出阻抗问题，两者均对数模转换器的静态特性及动态特性有着显著的影响，与之相应的就有各种校准及补偿技术，例如动态元件匹配电路、电流比较校准电路、数字置零技术、四重开关结构等，其中最常用的就是动态元件匹配电路，即dem电路，它主要是通过让抽取电流源随机化来减小电流源失配的影响，从而提升数模转换器的静态性能和动态性能。
3、电流源的失配误差主要包括随机性失配误差和系统性失配误差，随机性失配误差主要体现在掺杂浓度、尺寸及氧化层厚度的不一致而导致的晶体管的阈值电压、迁移率及等效栅氧化层电容等的不同，系统性失配误差则和数模转换器的工艺制造过程中的一些误差、版图布局及电路结构等相关。例如，掺杂浓度梯度、金属线压降以及浓度梯度等都会带来电流源管子的系统性失配误差。增大电流源管子的尺寸
4、dem的原理是实现dac的输入信号和电流单元不确定对应，即对于同一个输入码，其选中的电流源是随机的。这样的随机化处理，能够显著降低输出误差、毛刺和输入信号之间的相关性，将其转化为白噪声，使谐波分量降低，dac的sfdr得以提高。但dem译码电路的运用也会带来相应的弊端，需要折中考虑。dem译码电路的主要缺点：所用管子较多，电路设计复杂，版图连线较多，由此带来功耗增加，版图面积增大。同时版图复杂的连线也会带来大量的寄生电容，从而降低dac的工作速度，恶化dac的性能。
5、电流舵型dac中使用的dem译码电路往往是由随机旋转二进制电路rrbs构成的，这种电路常见的实现方式为：rrbs主要由2选1mux构成，对于一个3位的rrbs电路而言，第一层需要7个mux，可实现右移四位，第二层需要7个mux，可实现右移两位，第三层需要7个mux，可实现右移一位，信号从第一层输入到第三层输出可实现0-7位的右移位数，共需要21个mux电路。每层是否右移取决于该层的控制信号，故需要一个伪随机数生成器prng来生成一个三位的控制信号r<3:1>来控制每一层。rrbs对电流源的选中效果和传统二进制固定选中的对比如图1所示。传统的3位二进制码随机移位电路的常见实现方式如图2所示。
6、用rrbs来实现dem的方法由于只用到了二选一选择器而不需其他门电路，故具有电路简单的优点，但随着rrbs输入位数的提高，rrbs的选择器个数也将大幅度提升，对于输入为n位的rrbs电路，若想实现每个输入开关码的输出移动范围能够覆盖所有电流源，则需要(2n-1)×n个选择器，rrbs输入位数和选择器的数量关系曲线如图3所示。随着选择器数量的增加，版图面积和设计难度大幅增加，版图中复杂的走线所产生的寄生电容也会恶化dac的性能。
7、基于以上传统二进制码随机移位电路的缺点，传统dem温度译码电路由于所需选择器个数较少而成为目前dem电路普遍采用的一种架构。如图4所示即为传统dem温度译码电路。
8、该dem电路主要由二选一选择器mux、d触发器及与非门、或非门、非门搭建而成，下面介绍该dem电路的主要组成模块的作用以及结构：
9、（1）行列温度计译码器：主要由与非门、或非门及非门构成，作用是分别将输入6位二进制码的高三位及低三位译为与之相应的8位温度计码，经过随机扰乱处理后通过本地译码器再次转换，最终控制dac的温度计码电流源。
10、（2）伪随机数生成器(prng)：主要由d触发器、或非门及异或门组成，作用是生成三位伪随机数，以此来控制随机右旋器向右移动的位数。随机数为1则控制该层右移，随机数为0则控制该层不右移而直接输出。
11、（3）随机右旋器：主要由mux构成，作用是在随机数的控制下，为输入的8位码提供0-7位的右移位数，最终输出到本地译码器作进一步处理。
12、（4）本地译码器：主要由与非门、或非门、非门构成，作用是将行列译码器译出的随机化后的码字作进一步译码，最终实现控制64个温度计码电流源。即结合行8位译码和列8位译码最终译为64位温度计码，使该温度计码与输入的6位二进制码完全对应。
13、其中所采用的prng电路为较常用的d触发器级联架构，共由12个触发器和3个逻辑门组成，结构图如图5所示，其中或非门 nor 防止触发器环路被锁定在全 0 恒输出，异或门 xor 是为了防止锁定在全 1 状态，如此一来可以保证输出序列q1-q12在212-1 个时钟周期内不会重复，r<3:1>可以近似认为是随机数。
14、所采用的行列温度计译码器即为两个独立的3-8温度计译码器，其中真值表及逻辑关系如下所示：
15、
16、根据真值表即可得到以下逻辑关系：
17、tc1=d7+d8+d9
18、tc2=d8+d9
19、tc3=d7d8+d9
20、tc4=d9
21、tc5=(d7+d8)d9
22、tc6=d8d9
23、tc7=d7d8d9
24、tc8=0
25、译码后即进入到随机右旋器，传统随机右旋器的结构如图6所示。
26、其中r<3>控制是否右移4位，r<2>控制是否右移2位，r<1>控制是否右移一位，以此实现了0-7位的随机右移位数。其中所用的mux的电路如图7所示。
27、行列译码分别随机移位后即进入到本地译码器，本地译码器的逻辑如图8所示。
28、当高三位二进制码输入均为0时，无论低三位二进制码输入如何，最终的译码结果均为64个全为0，存在译码错误的情况。可通过简单修改某一行的本地译码器的方法来实现当d<12:10>均为0时仍按照d<9:7>的输入来选取该行的电流源，假设选定第四行，则第四行的译码电路修改如图9所示，其他行的本地译码器仍保持不变。
29、传统dem温度译码电路实现的功能如图本文档来自技高网...
【技术保护点】
1.一种应用于高速高精度数模转换器的DEM译码电路，包括：
2.根据权利要求1所述一种应用于高速高精度数模转换器的DEM译码电路，其特征在于，所述MUX解码模块由8个MUX和一个或非门构成；所述或非门接收6位二进制码的高三位后进行逻辑处理并输出至8个MUX的栅控端；任一MUX的第一输入端接所述或非门输出端，其余MUX的第一输入端均置零；任一个MUX的第二输入端连接所述高三位中的最低位，任两个MUX的第二输入端分别连接所述高三位中的中间位，任四个MUX的第二输入端连接所述高三位中的最高位。
3.根据权利要求2所述一种应用于高速高精度数模转换器的DEM译码电路，其特征在于，所述本地译码器包括8*8个单元，每个单元结构相同，每个单元的输出端均一一对应温度计码电流源；单元内第一与门的第一输入端连接前一行的输入信号，第一与门的第二输入端连接对应列的输入信号；单元内第二与门的第一输入端连接对应行的输入信号，第二与门的第二输入端均通过第一或门获取高三位的逻辑结果；所述第一与门和第二与门的输出端分别输入至第二或门，第二或门的输出端为所在单元的输出端。
4.根据
...【技术特征摘要】
1.一种应用于高速高精度数模转换器的dem译码电路，包括：
2.根据权利要求1所述一种应用于高速高精度数模转换器的dem译码电路，其特征在于，所述mux解码模块由8个mux和一个或非门构成；所述或非门接收6位二进制码的高三位后进行逻辑处理并输出至8个mux的栅控端；任一mux的第一输入端接所述或非门输出端，其余mux的第一输入端均置零；任一个mux的第二输入端连接所述高三位中的最低位，任两个mux的第二输入端分别连接所述高三位中的中间位，任四个mux的第二输入端连接所述高三位中的最高位。
3.根据权利要求2所述一种应用于高速高精度数模转换器的dem译码电路，其特征在于，所述本...
【专利技术属性】
技术研发人员：陈志坚，庞俊，钟世广，李斌，王日炎，
申请(专利权)人：华南理工大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。