【技术实现步骤摘要】
【国外来华专利技术】
本公开涉及一种半导体装置和制造半导体装置的方法。
技术介绍
1、bcd(双极-cmos-dmos)技术在同一管芯(die)上整合双极晶体管、cmos晶体管和dmos晶体管。bcd技术可以用于功率集成电路(ic)中。bcd技术可以用于高压集成电路(hvic)中。
技术实现思路
1、在本公开的一些实施例中，提供一种半导体装置。该半导体装置包括：衬底，包括p阱；第一晶体管；以及第二晶体管。第一晶体管包括：第一高压(hv)n阱，位于p阱中；第一源极触点，位于衬底上；第一漏极触点，位于衬底上；第一栅极触点，位于衬底上并且位于第一源极触点和第一漏极触点之间。第二晶体管包括：hv n阱，位于p阱中；第二源极触点，位于衬底上；第二漏极触点，位于衬底上；第二栅极触点，位于衬底上并且位于第二源极触点和第二漏极触点之间。p阱的一部分位于第一hv n阱和第二hv n阱之间。
2、在本公开的一些实施例中，提供一种制造半导体装置的方法。该方法包括：在衬底中形成p阱；形成第一晶体管；以及形成第二晶体管。第一晶体管包括：第一高压(hv)n阱，位于p阱中；第一源极触点，位于衬底上；第一漏极触点，位于衬底上；第一栅极触点，位于衬底上并且位于第一源极触点和第一漏极触点之间。第二晶体管包括：第二hv n阱，位于p阱中；第二源极触点，位于衬底上；第二漏极触点，位于衬底上；第二栅极触点，位于衬底上并且位于第二源极触点和第二漏极触点之间。p阱的一部分位于第一hv n阱和第二hv n阱之间。
3、在本公开
4、在本公开的一些实施例中，提供一种半导体装置。该半导体装置包括：衬底，包括第一p阱和第二p阱；n型掩埋层，位于衬底中并且位于第一p阱下方；n阱，位于衬底中，其中n阱与n型掩埋层一起包围第一p阱；第一晶体管；第二晶体管；第一触点以及第二触点。第一晶体管包括：第一源极触点，位于第一p阱上；第一漏极触点，位于第一p阱上；第一栅极触点，位于第一p阱上并且位于第一源极触点和第一漏极触点之间。第二晶体管包括：第二源极触点，位于第二p阱上；第二漏极触点，位于第二p阱上；以及第二栅极触点，位于第二p阱上并且位于第二源极触点和第二漏极触点之间。第一触点和第二触点位于第一p阱上。第一触点和第二触点电连接到第一p阱。
5、在本公开的一些实施例中，提供了一种制造半导体装置的方法。该方法包括：在衬底中形成第一p阱和第二p阱；在衬底中且在第一p阱下方形成n型掩埋层；在衬底中形成n阱，其中n阱和n型掩埋层一起包围第一p阱；形成第一晶体管；形成第二晶体管；形成第一触点；以及形成第二触点。第一晶体管包括：第一源极触点，位于第一p阱上；第一漏极触点，位于第一p阱上；第一栅极触点，位于第一p阱上并且位于第一源极触点和第一漏极触点之间。第二晶体管包括：第二源极触点，位于第二p阱上；第二漏极触点，位于第二p阱上；以及第二栅极触点，位于第二p阱上并且位于第二源极触点和第二漏极触点之间。第一触点和第二触点形成在第一p阱上。第一触点和第二触点电连接到第一p阱。
6、在本公开的一些实施例中，提供一种半导体装置。该半导体装置包括：衬底，包括第一p阱和第二p阱；n型掩埋层，位于衬底中且位于第一p阱下方；n阱，位于衬底中，其中n阱和n型掩埋层一起包围第一p阱；第一晶体管；第二晶体管；第一隔离结构；以及第二隔离结构。第一晶体管包括：第一高压(hv)n阱，位于第一p阱中；第一hv p体，位于第一p阱中，其中第一hv p体与第一hv n阱接触；第一源极触点，位于第一hv p体上；第一漏极触点，位于第一hv n阱上；和第一栅极触点，位于第一hv p体上并且位于第一源极触点和第一漏极触点之间。第二晶体管包括：第二高压(hv)n阱，位于第二p阱中；第二hv p体，位于第二p阱中，其中第二hv p体与第二hv n阱接触；第二源极触点，位于第二hv p体上；第二漏极触点，位于第二hv n阱上；以及第二栅极触点，位于第二hv p体上并且位于第二源极触点和第二漏极触点之间。第一隔离结构位于第一hv p体和第一p阱之间。第二隔离结构位于第一hv n阱和第一p阱之间。
7、在本公开的一些实施例中，提供一种半导体装置。该半导体装置包括：衬底，包括掩埋在衬底中的绝缘层；第一晶体管；第二晶体管；以及隔离结构，位于第一晶体管和第二晶体管之间，其中隔离结构从衬底的上表面延伸到绝缘层。第一晶体管包括：第一高压(hv)n阱，位于衬底中且位于绝缘层上；以及第一hv p体，位于衬底中且位于绝缘层上，其中第一hv p体与第一hv n阱接触。第二晶体管包括：第二高压(hv)n阱，位于衬底中且位于绝缘层上；以及第二hv p体，位于衬底中且位于绝缘层上，其中第二hv p体与第二hv n阱接触。
8、在本公开的一些实施例中，提供一种制造半导体装置的方法。该方法包括：提供衬底，衬底包括掩埋在衬底中的绝缘层；形成第一晶体管；形成第二晶体管；以及在第一晶体管和第二晶体管之间形成隔离结构，其中隔离结构从衬底的上表面延伸到绝缘层。第一晶体管包括：第一高压(hv)n阱，位于衬底中且位于绝缘层上；以及第一hv p体，位于衬底中且位于绝缘层上，其中第一hv p体与第一hv n阱接触。第二晶体管包括：第二高压(hv)n阱，位于衬底中且位于绝缘层上；以及第二hv p体，位于衬底中且位于绝缘层上，其中第二hv p体与第二hv n阱接触。
9、在本公开的一些实施例中，提供一种半导体装置。该半导体装置包括：衬底，包括掩埋在衬底中的绝缘层；第一晶体管；第二晶体管；第三晶体管；第一隔离结构，位于第一晶体管和第二晶体管之间，其中第一隔离结构从衬底的上表面延伸到绝缘层；以及第二隔离结构，位于第二晶体管和第三晶体管之间，其中第二隔离结构从衬底的上表面延伸到绝缘层。第一晶体管包括：第一高压(hv)n阱，位于衬底中且位于绝缘层上；以及第一hv p体，位于衬底中且位于绝缘层上，其中第一hv p体与第一hv n阱接触。第二晶体管包括：第二高压(hv)n阱，位于衬底中且位于绝缘层上；以及第二hv p体，位于衬底中且位于绝缘层上，其中第二hv p体与第二hv n阱接触。第三晶体管包括：第三高压(hv)n阱，位于衬底中且位于绝缘层上；以及第三hv p体，位于衬底中且位于绝缘层上，其中第二hv p体与第二hv n阱接触。
10、根据本公开的一些实施例，该半导体装置减少了因连接高侧晶体管和低侧晶体管的导线引起的寄生电阻和寄生电感。半导体装置的性能得到改进。本文档来自技高网...
【技术保护点】
1.一种半导体装置，包括：
2.根据前述权利要求所述的半导体装置，进一步包括触点，所述触点位于所述p阱的在所述第一HV n阱和所述第二HV n阱之间的部分上。
3.根据前述权利要求中的任一项所述的半导体装置，进一步包括高掺杂p区域，所述高掺杂p区域位于所述p阱的在所述第一HV n阱和所述第二HV n阱之间的部分中。
4.根据前述权利要求中的任一项所述的半导体装置，其中，
5.根据前述权利要求中的任一项所述的半导体装置，其中，
6.根据前述权利要求中的任一项所述的半导体装置，其中，
7.根据前述权利要求中的任一项所述的半导体装置，其中，
8.根据前述权利要求中的任一项所述的半导体装置，其中，
9.根据前述权利要求中的任一项所述的半导体装置，进一步包括隔离结构，所述隔离结构位于所述第一HV n阱和所述p阱之间。
10.根据前述权利要求中的任一项所述的半导体装置，其中，
11.根据前述权利要求中的任一项所述的半导体装置，其中，
12.根据前述权利要求中的任
13.根据前述权利要求中的任一项所述的半导体装置，其中，
14.根据前述权利要求中的任一项所述的半导体装置，其中，
15.根据前述权利要求中的任一项所述的半导体装置，进一步包括隔离结构，所述隔离结构位于所述第二HV n阱和所述p阱之间。
16.一种制造半导体装置的方法，包括：
17.根据前述权利要求所述的方法，进一步包括在所述p阱的在所述第一HV n阱和所述第二HV n阱之间的部分上形成触点。
18.根据前述权利要求中的任一项所述的方法，进一步包括在所述p阱的在所述第一HVn阱和所述第二HV n阱之间的部分中形成高掺杂p区域，其中在所述p阱的部分上形成所述触点包括在所述高掺杂p区域上形成所述触点。
19.根据前述权利要求中的任一项所述的方法，其中，
20.根据前述权利要求中的任一项所述的方法，其中，
21.一种半导体装置，包括：
22.根据前述权利要求所述的半导体装置，进一步包括隔离结构，所述隔离结构位于所述HV p体中且位于所述第一源极触点和所述第二源极触点之间。
23.根据前述权利要求中的任一项所述的半导体装置，进一步包括高掺杂n区域，所述高掺杂n区域位于所述HV p体中且位于所述第一源极触点或所述第二源极触点下方。
24.根据前述权利要求中的任一项所述的半导体装置，进一步包括高掺杂n区域，所述高掺杂n区域位于所述第一HV n阱中且位于所述第一漏极触点下方。
25.根据前述权利要求中的任一项所述的半导体装置，进一步包括高掺杂n区域，所述高掺杂n区域位于所述第二HV n阱中且位于所述第二漏极触点下方。
...【技术特征摘要】
【国外来华专利技术】
1.一种半导体装置，包括：
2.根据前述权利要求所述的半导体装置，进一步包括触点，所述触点位于所述p阱的在所述第一hv n阱和所述第二hv n阱之间的部分上。
3.根据前述权利要求中的任一项所述的半导体装置，进一步包括高掺杂p区域，所述高掺杂p区域位于所述p阱的在所述第一hv n阱和所述第二hv n阱之间的部分中。
4.根据前述权利要求中的任一项所述的半导体装置，其中，
5.根据前述权利要求中的任一项所述的半导体装置，其中，
6.根据前述权利要求中的任一项所述的半导体装置，其中，
7.根据前述权利要求中的任一项所述的半导体装置，其中，
8.根据前述权利要求中的任一项所述的半导体装置，其中，
9.根据前述权利要求中的任一项所述的半导体装置，进一步包括隔离结构，所述隔离结构位于所述第一hv n阱和所述p阱之间。
10.根据前述权利要求中的任一项所述的半导体装置，其中，
11.根据前述权利要求中的任一项所述的半导体装置，其中，
12.根据前述权利要求中的任一项所述的半导体装置，其中，
13.根据前述权利要求中的任一项所述的半导体装置，其中，
14.根据前述权利要求中的任一项所述的半导体装置，其中，
15.根据前述权利要求中的任一项所述的半导体装置，进一步包括隔离结构，所述隔...
【专利技术属性】
技术研发人员：李思超，严慧，周春华，
申请(专利权)人：英诺赛科苏州半导体有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。