半导体器件及其制作方法技术

技术编号:40501477 阅读:26 留言:0更新日期:2024-02-26 19:29
本发明专利技术公开了半导体器件及其制作方法,包括衬底、多条位线、绝缘层以及多个插塞。衬底包括多个有源区。多条位线相互分隔地设置在衬底上。绝缘层覆盖在衬底的顶面上。多个插塞分别设置在绝缘层的顶面上且与有源区隔离,其中,在第一方向上插塞与位线交替设置,且插塞包括多个第一插塞及至少一第二插塞。如此,可有效改善半导体器件可能衍生的结构缺陷,形成组件可靠度优化的半导体器件。

【技术实现步骤摘要】

本专利技术涉及一种半导体器件及其制作方法,尤其是涉及一种包括位线以及插塞的半导体器件及其制作方法。


技术介绍

1、随着各种电子产品朝小型化发展之趋势,动态随机存储器(dynamic randomaccess memory,dram)单元的设计也必须符合高集成度及高密度之要求。对于一具备凹入式闸极结构之dram单元而言,由于其可以在相同的半导体衬底内获得更长的载流子通道长度,以减少电容结构之漏电情形产生,因此在目前主流发展趋势下,其已逐渐取代仅具备平面闸极结构之dram单元。一般来说,具备凹入式闸极结构之dram单元会包括一晶体管组件与一电荷存储装置,以接收来自位线及字线的电压信号。然而,受限于工艺技术之故,现有具备凹入式闸极结构之dram单元仍存在有许多缺陷,还待进一步改良并有效提升相关存储器装置的效能及可靠度。


技术实现思路

1、本专利技术之一目的在于提供一种半导体器件及其制作方法,是在半导体器件的周边区(periphery region)设置位在绝缘层的顶面上的多个插塞,以有效改善半导体器件可能衍生的结构本文档来自技高网...

【技术保护点】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述第一插塞包括绝缘材料,所述至少一第二插塞包括金属材料或半导体材料。

3.根据权利要求2所述的半导体器件,其特征在于,所述插塞包括多个所述第二插塞,至少一条所述位线的两侧分别设置一个所述第二插塞。

4.根据权利要求1所述的半导体器件,其特征在于,还包括多个连接垫,分别设置在各所述插塞的上方,所述至少一第二插塞与设置在所述至少一第二插塞上方的所述连接垫一体成型,且所述连接垫的一部分高于所述位线的最顶面。

5.根据权利要求1所述的半导体器件,其特征在于,还...

【技术特征摘要】

1.一种半导体器件,其特征在于,包括:

2.根据权利要求1所述的半导体器件,其特征在于,所述第一插塞包括绝缘材料,所述至少一第二插塞包括金属材料或半导体材料。

3.根据权利要求2所述的半导体器件,其特征在于,所述插塞包括多个所述第二插塞,至少一条所述位线的两侧分别设置一个所述第二插塞。

4.根据权利要求1所述的半导体器件,其特征在于,还包括多个连接垫,分别设置在各所述插塞的上方,所述至少一第二插塞与设置在所述至少一第二插塞上方的所述连接垫一体成型,且所述连接垫的一部分高于所述位线的最顶面。

5.根据权利要求1所述的半导体器件,其特征在于,还包括:

6.根据权利要求1所述的半导体器件,其特征在于,所述位线包括依序堆叠的半导体层、金属层及封盖层,所述第二插塞最底面低于所述位线的所述金属层。

7.根据权利要求6所述的半导体器件,其特征在于,所述插塞还包括至少一第三插塞,所述至少一第三插塞包括依序堆叠的绝缘材料及半导体材料。

8.根据权利要求7所述的半导体器件,其特征在于,所述至少一第三插塞的所述半导体材料的最顶面高于所述位线的所述金属层。

9.根据权利要求6所述的半导体器件...

【专利技术属性】
技术研发人员:张钦福童宇诚
申请(专利权)人:福建省晋华集成电路有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1