【技术实现步骤摘要】
本公开涉及存储器器件及其操作方法。闪存存储器是一种可以被电擦除和重新编程的低成本、高密度、非易失性的固态存储介质。闪存存储器包括nor闪存存储器和nand闪存存储器。闪存存储器可以执行各种操作(例如，读取、编程(写入)和擦除)，以将每个存储器单元的阈值电压改变为期望电平。对于nand闪存存储器，可以在块级执行擦除操作，并且可以在页级执行编程操作或读取操作。
技术介绍
技术实现思路
1、在一个方面中，一种存储器器件包括存储器单元阵列和耦合到存储器单元阵列的外围电路。存储器单元阵列包括第一存储器单元和第二存储器单元。外围电路包括页缓冲器和控制逻辑。页缓冲器至少包括分别耦合到第一存储器单元和第二存储器单元的页缓冲器电路。页缓冲器电路包括感测出(so)节点和高速缓存存储单元。控制逻辑耦合到页缓冲器并且被配置为：响应于接收到指示对第二存储器单元执行读取操作的暂停命令，而暂停对第一存储器单元的编程操作。控制电路还被配置为：控制页缓冲器电路以存储与编程操作的暂停相关联的暂停的编程信息；并且通过so节点和高速缓存存储单元发起对第二存储器单元的读取操作。
2、在另一方面中，一种系统包括被配置为存储数据的存储器器件以及耦合到存储器器件的存储器控制器。存储器器件包括存储器单元阵列和耦合到存储器单元阵列的外围电路。存储器单元阵列包括第一存储器单元和第二存储器单元。外围电路包括页缓冲器和耦合到页缓冲器的控制逻辑。页缓冲器至少包括分别耦合到第一存储器单元和第二存储器单元的页缓冲器电路。页缓冲器电路包括so节点
3、在又一方面中，提供了一种用于操作包括存储器单元阵列的存储器器件的方法。存储器单元阵列包括耦合到页缓冲器中的页缓冲器电路的第一存储器单元和第二存储器单元。页缓冲器电路包括so节点和高速缓存存储单元。响应于接收到指示对第二存储器单元执行读取操作的暂停命令，而暂停对第一存储器单元的编程操作。控制页缓冲器电路以存储与编程操作的暂停相关联的暂停的编程信息。通过so节点和高速缓存存储单元发起对第二存储器单元的读取操作。
本文档来自技高网...【技术保护点】
1.一种存储器器件，包括：
2.根据权利要求1所述的存储器器件，其中，所述读取操作被配置为从所述第二存储器单元读取处于2N个电平中的第一电平的第一条N位数据，所述第一条N位数据包括第一页数据的N个部分，并且N是大于1的整数。
3.根据权利要求2所述的存储器器件，其中，为了通过所述SO节点和所述高速缓存存储单元发起对所述第二存储器单元的所述读取操作，所述控制逻辑还被配置为：
4.根据权利要求3所述的存储器器件，其中，为了控制所述SO节点和所述高速缓存存储单元以准备感测所述第一页数据的部分，所述控制逻辑还被配置为：
5.根据权利要求3所述的存储器器件，其中，为了控制所述SO节点和所述高速缓存存储单元以基于所述多个读取次数来感测所述第一页数据的部分，所述控制逻辑还被配置为：
6.根据权利要求5所述的存储器器件，其中，所述控制逻辑还被配置为：
7.根据权利要求5或6所述的存储器器件，其中，为了控制所述页缓冲器电路以将所述多个感测电平分别施加到所述第二存储器单元，以更新所述高速缓存存储单元中的所述感测结果，所述控制逻辑
8.根据权利要求7所述的存储器器件，其中，所述控制逻辑还被配置为：
9.根据权利要求1-8中任一项所述的存储器器件，其中，所述控制逻辑还被配置为：
10.根据权利要求1-9中任一项所述的存储器器件，其中，所述第一存储器单元和所述第二存储器单元在三维(3D)NAND存储器串中。
11.根据权利要求1所述的存储器器件，其中：
12.一种存储器系统，包括：
13.根据权利要求12所述的存储器系统，其中，所述读取操作被配置为从所述第二存储器单元读取处于2N个电平中的第一电平的第一条N位数据，所述第一条N位数据包括第一页数据的N个部分，并且N是大于1的整数。
14.根据权利要求13所述的存储器系统，其中，为了通过所述SO节点和所述高速缓存存储单元发起对所述第二存储器单元的所述读取操作，所述控制逻辑还被配置为：
15.根据权利要求14所述的存储器系统，其中，为了控制所述SO节点和所述高速缓存存储单元以准备感测所述第一页数据的部分，所述控制逻辑还被配置为：
16.根据权利要求14所述的存储器系统，其中，为了控制所述SO节点和所述高速缓存存储单元以基于所述多个读取次数来感测所述第一页数据的部分，所述控制逻辑还被配置为：
17.根据权利要求16所述的存储器系统，其中，所述控制逻辑还被配置为：
18.根据权利要求16或17所述的存储器系统，其中，为了控制所述页缓冲器电路以将所述多个感测电平分别施加到所述第二存储器单元，以更新所述高速缓存存储单元中的所述感测结果，所述控制逻辑还被配置为：
19.根据权利要求18所述的存储器系统，其中，所述控制逻辑还被配置为：
20.根据权利要求12-19中任一项所述的存储器系统，其中，所述控制逻辑还被配置为：
21.根据权利要求12-20中任一项所述的存储器系统，其中，所述第一存储器单元和所述第二存储器单元在三维(3D)NAND存储器串中。
22.根据权利要求12所述的存储器系统，其中，为了暂停对所述第一存储器单元的所述编程操作，所述控制逻辑还被配置为：
23.根据权利要求22所述的存储器系统，其中：
24.一种用于操作包括存储器单元阵列的存储器器件的方法，所述存储器单元阵列包括耦合到页缓冲器中的页缓冲器电路的第一存储器单元和第二存储器单元，所述页缓冲器电路包括感测出(SO)节点和高速缓存存储单元，所述方法包括：
25.根据权利要求24所述的方法，其中，所述读取操作被配置为从所述第二存储器单元读取处于2N个电平中的第一电平的第一条N位数据，所述第一条N位数据包括第一页数据的N个部分，并且N是大于1的整数。
26.根据权利要求25所述的方法，其中，通过所述SO节点和所述高速缓存存储单元发起对第二存储器单元的所述读取操作包括：
27.根据权利要求26所述的方法，其中，控制所述SO节点和所述高速缓存存储单元以准备感测所述第一页数据的部分包括：
28.根据权利要求26所述的方法，其中，控制所述SO节点和所述高速缓存存储单元以基于所述多个读取次数来感测所述第一页数据的部分包括：
29.根据权利要求28所述的方法，还包括：
30.根据权利要求28或29所述的方法，其中，控制所述页缓冲器电路以将所述多个感测电平分别施加到所述第二存储器单元，以更新所述高速缓存存储单...
【技术特征摘要】
1.一种存储器器件，包括：
2.根据权利要求1所述的存储器器件，其中，所述读取操作被配置为从所述第二存储器单元读取处于2n个电平中的第一电平的第一条n位数据，所述第一条n位数据包括第一页数据的n个部分，并且n是大于1的整数。
3.根据权利要求2所述的存储器器件，其中，为了通过所述so节点和所述高速缓存存储单元发起对所述第二存储器单元的所述读取操作，所述控制逻辑还被配置为：
4.根据权利要求3所述的存储器器件，其中，为了控制所述so节点和所述高速缓存存储单元以准备感测所述第一页数据的部分，所述控制逻辑还被配置为：
5.根据权利要求3所述的存储器器件，其中，为了控制所述so节点和所述高速缓存存储单元以基于所述多个读取次数来感测所述第一页数据的部分，所述控制逻辑还被配置为：
6.根据权利要求5所述的存储器器件，其中，所述控制逻辑还被配置为：
7.根据权利要求5或6所述的存储器器件，其中，为了控制所述页缓冲器电路以将所述多个感测电平分别施加到所述第二存储器单元，以更新所述高速缓存存储单元中的所述感测结果，所述控制逻辑还被配置为：
8.根据权利要求7所述的存储器器件，其中，所述控制逻辑还被配置为：
9.根据权利要求1-8中任一项所述的存储器器件，其中，所述控制逻辑还被配置为：
10.根据权利要求1-9中任一项所述的存储器器件，其中，所述第一存储器单元和所述第二存储器单元在三维(3d)nand存储器串中。
11.根据权利要求1所述的存储器器件，其中：
12.一种存储器系统，包括：
13.根据权利要求12所述的存储器系统，其中，所述读取操作被配置为从所述第二存储器单元读取处于2n个电平中的第一电平的第一条n位数据，所述第一条n位数据包括第一页数据的n个部分，并且n是大于1的整数。
14.根据权利要求13所述的存储器系统，其中，为了通过所述so节点和所述高速缓存存储单元发起对所述第二存储器单元的所述读取操作，所述控制逻辑还被配置为：
15.根据权利要求14所述的存储器系统，其中，为了控制所述so节点和所述高速缓存存储单元以准备感测所述第一页数据的部分，所述控制逻辑还被配置为：
16.根据权利要求14所述的存储器系统，其中，为了控制所述so节点和所述高速缓存存储单元以基于所述多个读取次数来感测所述第一页数据的部分，所述控制逻辑还被配置为：
17.根据权利要求16...
【专利技术属性】
技术研发人员：石蕾，段竺琴，邓佳梁，
申请(专利权)人：长江存储科技有限责任公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。