固态成像装置、电子模块和电子设备制造方法及图纸

本发明专利技术提供了一种固态成像装置，其包括由以二维矩阵方式排列的多个像素形成的成像区域。该固态成像装置包括：光电转换部分，包括设置在半导体衬底上的电荷积累区域；读取晶体管，用于从光电转换部分读取电荷；以及吸杂位置，用于将半导体衬底内的金属杂质至少与光电转换部分分离。光电转换部分设置在半导体衬底的表面侧，吸杂位置设置在背离半导体衬底的背面侧。本发明专利技术还提供了包括固态成像装置的电子模块和电子设备。

【技术实现步骤摘要】

本专利技术涉及固态成像装置，以及包括固态成像装置的电子模块和电子设备。
技术介绍
已经广泛知道包括以二维矩阵排列的大量像素的固态成像装置。每个像素具有包 括光电二极管的光电转换元件。CMOS (互补金属氧化物半导体)固态成像装置和CXD (电荷耦合器件)固态成像装 置是具有各种读取和转换(transfer)方法的这样的固态成像装置。具体而言，随着半导体制造过程的最新发展，已经研发出具有优异特性的CMOS固 态成像装置，并且这样的CMOS固态成像装置已经吸引到注意力。图1是示出根据现有技术的CMOS固态成像装置的布置的示意图。如图1中所示， CMOS固态成像装置101包括第一导电类型(例如，N型)的硅半导体衬底102，第二导电类 型(即，P型)的半导体阱区域103形成在第一导电类型的硅半导体衬底102上。P型半导 体阱区域103包括用作光电转换元件的光电二极管105并包括MOS晶体管组106，该MOS晶 体管组106由像素隔离区域110分割的单元像素区域中的多个MOS晶体管形成。光电二极管105由像素隔离区域110所围绕的N型半导体区域和P型半导体阱 区域103形成。具体而言，光电二极管105由位于深入表面处的、低掺杂浓度的N型半导 体区域(N—半导体区域)111和位于表面侧的、高掺杂浓度的N型半导体区域(N+半导体区 域)112形成。此外，由高掺杂浓度的P型半导体区域形成的P+积累层113形成在N+半导 体区域112的表面侧的界面上，以抑制发生暗电流。光电二极管105被构造成HAD(正孔蓄 积二极管)传感器。MOS晶体管组106包括连接到光电二极管的读取晶体管107以及其它MOS晶体管 108。读取晶体管107由形成在P型半导体阱区域103中的N+源极/漏极区域114、光 电二极管105的N+半导体区域112和栅电极118形成，所述栅电极118形成在N+源极/漏 极区域114与光电二极管105之间的衬底表面上并穿过栅极绝缘膜。其它的MOS晶体管108由形成在P型半导体阱区域103中的N+源极/漏极区域 115和116以及形成在N+源极/漏极区域115、116之间并穿过栅极绝缘膜的栅电极119形 成。当包括四个MOS晶体管时，例如布置读取晶体管、复位晶体管、放大晶体管以及垂直选 择晶体管。此外，多层布线层125形成在衬底表面上并穿过绝缘中间层123。另外，还形成 有色彩过滤器和芯片上透镜(未示出)等。从衬底表面侧将光线入射到光电二极管105上，用于积累和读取信号电荷的MOS 晶体管形成于该侧。这样受到表面照射的CMOS固态成像装置101包括抗反射膜，以使聚焦到衬底表面侧的光电二极管105的效率提高。受到表面照射的CMOS固态成像装置101 — 般包括四层或更多层氧化硅(SiO)膜和氮化硅(SiN)膜，这些膜形成保护膜以防止光电二 极管、MOS晶体管组和布线层随着时间而恶化，该固态成像装置101还包括形成在光电二极 管105的保护膜下的绝缘中间层。在制造这样的固态成像装置时，如果诸如金属(尤其是重金属)的杂质混到半导 体衬底中，则制造的半导体器件的质量和特性可能恶化很大。当在制造包含杂质的半导体衬底的过程中使用水或各种气体时，杂质可能混合到 半导体衬底中；或者，杂质可能由处理中使用的设备的构件产生。难以完全地消除这样的杂 质，所以难以制造没有杂质的半导体衬底。因此，执行“吸杂(gettering) ”，以从半导体衬底的表面附近去除杂质。具体而言， 在半导体衬底内形成吸杂位置，吸杂位置具有对混到半导体衬底中的杂质进行捕获和固定 的功能，该吸杂位置捕获和固定半导体衬底的表面区域附近的杂质(例如，见日本未审查 专利申请公开No. 2006-93175)。作为这种吸杂的示例，有内部吸杂(intrinsic gettering，IG)和外部吸杂 (extrinsic gettering, EG)，内部吸杂将吸杂位置形成为半导体衬底内的层，外部吸杂 (EG)将吸杂位置形成在半导体衬底的背表面处。但是，只具有这样的吸杂位置的现有技术的布置，其捕获和固定杂质的吸杂能力 不足。另外，存在这样的风险曾被吸杂位置捕获的杂质后来从吸杂位置排出到光电二极 管，这样会增大产生白点的可能性。
技术实现思路
需要提供一种固态成像装置以及包括固态成像装置的电子模块和电子设备，所述 固态成像装置包括对杂质具有较高吸杂能力的吸杂位置。根据本专利技术的一种实施例，提供了一种固态成像装置。该固态成像装置包括由以 二维矩阵方式排列的多个像素形成的成像区域。该固态成像装置包括光电转换部分，包括 设置在半导体衬底上的电荷积累区域；读取晶体管，用于从光电转换部分读取电荷；以及 吸杂位置，用于将半导体衬底内的金属杂质至少与光电转换部分分离。光电转换部分设置 在半导体衬底的表面侧，吸杂位置设置在背离半导体衬底的背面侧。根据本专利技术的另一个实施例，提供了一种包括固态成像装置的电子设备。该固态 成像装置具有由以二维矩阵方式排列的多个像素形成的成像区域。该固态成像装置包括 光电转换部分，包括设置在半导体衬底上的电荷积累区域；读取晶体管，用于从光电转换部 分读取电荷；以及吸杂位置，用于将半导体衬底内的金属杂质至少与光电转换部分分离。光 电转换部分设置在半导体衬底的表面侧，吸杂位置设置在背离半导体衬底的背面侧。根据本专利技术的又一实施例，提供了一种包括固态成像装置的电子设备。该固态成 像装置具有由以二维矩阵方式排列的多个像素形成的成像区域。该固态成像装置包括光 电转换部分，包括设置在半导体衬底上的电荷积累区域；读取晶体管，用于从光电转换部分 读取电荷；以及吸杂位置，用于将半导体衬底内的金属杂质至少与光电转换部分分离。光电 转换部分设置在半导体衬底的表面侧，吸杂位置设置在背离半导体衬底的背面侧。根据固态成像装置的实施例，光电转换部分设置在半导体衬底的表面侧，用于将半导体衬底内的金属杂质与光电转换部分分离的吸杂位置设置在背离半导体衬底的背面 侧。因此，可以防止入射到光电转换部分的光线受到吸杂位置的影响，并且可以降低产生白 点的可能性。根据电子模块的实施例，构成电子模块的固态成像装置包括设置在半导体衬底的 表面侧的光电转换部分以及设置在背离半导体衬底的背面侧、用于将半导体衬底内的金属 杂质与光电转换部分分离的吸杂位置。因此，可以获得具有优秀特性的电子模块。根据电子设备的实施例，构成电子设备的固态成像装置包括设置在半导体衬底的 表面侧的光电转换部分以及设置在背离半导体衬底的背面侧、用于将半导体衬底内的金属 杂质与光电转换部分分离的吸杂位置。因此，可以获得具有优秀特性的电子设备。附图说明图1是示出根据现有技术的固态成像装置的布置的示意剖视图。图2A是示出根据本专利技术一种实施例的固态成像装置的像素示意性布置的俯视 图；图2B是图2A中示出的平面a-a’的剖视图；图2C是图2A中示出的平面b_b’的剖视 图。图3A-3C是用于解释根据本专利技术实施例的固态成像装置的制造方法示例的过程 示意图。图4A-4C是用于解释根据本专利技术实施例的固态成像装置的制造方法示例的过程 示意图。图5A-5C是用于解释根据本专利技术实施例的固态成像装置的制造方法示例的过程 示意图。图6是用于示出根据本专利技术实施例的电本文档来自技高网...

【技术保护点】
一种固态成像装置，包括成像区域，所述成像区域由以二维矩阵方式排列的多个像素形成，所述固态成像装置包括：光电转换部分，包括设置在半导体衬底上的电荷积累区域；以及吸杂位置，用于将所述半导体衬底内的金属杂质至少与所述光电转换部分分离，其中，所述光电转换部分设置在所述半导体衬底的表面侧，所述吸杂位置设置在背离所述半导体衬底的背面侧。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：丸山康，
申请(专利权)人：索尼公司，
类型：发明
国别省市：JP[日本]