【技术实现步骤摘要】
本专利技术涉及半导体集成电路领域，具体是一种jfet与mosfet兼容的半导体器件结构。
技术介绍
1、在一定应用需求下，半导体集成电路需要同时集成结型场效应管jfet和金属氧化物半导体场效应晶体管mosfet器件。例如一种半导体固态自恢复保险丝电路中（专利申请号202111358866.6），设计的电流监测单元要求集成p沟jfet器件和n沟道mosfet器件。
2、经过对现有专利检索，中国专利《包括mosfet和双栅极jfet的电子电路》，采用p型衬底上制作n阱，在n阱内制作mosfet和jfet器件，这种结构一方面由于n沟道mosfet的源端悬空，没有与p阱短接，会导致mosfet器件的输出特性存在振荡；另一方面，当mosfet的源端与p阱短接，在jfet管n型源/漏+n沟道、p阱和nmos管漏端之间，形成寄生npn管，在一定工作条件下，寄生npn管导通，直接影响电路功能和性能。此外，该专利的jfet结构为，p型衬底上加工n阱嵌套p阱再形成n沟道，多层阱嵌套，为了不断反型，杂质离子的浓度不断叠加，工艺风险大，控制难度大。
技术实现思路
1、本专利技术的目的在于提供一种jfet与mosfet兼容的半导体器件结构，该结构能够在半导体集成电路中实现jfet器件与mosfet器件集成加工，同时消除jfet与mosfet器件构成的寄生npn管，抑制寄生npn影响电路性能和功能，此外，避免加工中多层阱嵌套带来的工艺风险。
2、本专利技术的技术方案是：
3
4、一、nmos器件，包括n型衬底，在n型衬底一侧设置p+埋层，在该p+埋层上设置n外延，在该侧p+埋层的对应位置的n外延中设置p阱，p阱底部与p+埋层接触，p阱两侧分布设置mosfet的p+隔离区，在p+隔离区内的p阱中设置有两个n型nldd轻掺杂区。
5、一个n型nldd轻掺杂区上面设有n型重掺杂区作为n型源区，另一个n型nldd轻掺杂区上面设有n型重掺杂区作为n型漏区，p阱中设有两个p型重掺杂是p阱接触区。
6、在p阱以及上述结构的上面设有二氧化硅层，二氧化硅层中设有掺杂多晶硅作为nmos器件的栅区，栅区位于n型漏区和n型源区之间，金属层从外部将p阱接触区和n型源区连接。
7、二、jfet器件，包括同一n型衬底的另一侧设置p+埋层，在其上设置n外延，在n外延内设有jfet的p+隔离区，在隔离区内的n外延内内设有p型沟道区，在p型沟道区内设有两个p型重掺杂分别构成jfet器件的源漏区（即漏区和源区是相同的结构，其中一个作为源区、另一个作为漏区），p型重掺杂构成pjfet的源漏区接触区，源漏区接触区设置在源漏区中，p型沟道区内设有n型掺杂作为jfet器件的顶栅区，在p型沟道区外的n外延上设有n型掺杂区引出jfet器件的背栅，在上述结构的上面设有二氧化硅层和氮化硅层，它们与左侧mosfet部分的二氧化硅层和氮化硅层为相同结构。
8、本专利技术在nmosfet、pjfet器件下方均加工有p埋层，同时，在加工p阱的同阶段形成p隔离环，共同经历1200℃长时间高温推进，p埋层与p隔离环共同形成高浓度闭合环，包围有源器件nmosfet、pjfet，充分抑制寄生npn管效应，消除寄生npn管对电路功能的影响。p沟道结型场效应管pjfet的源区和漏区可相互替换使用，电路连接中没有设计明确的最低电位点，电路两端均能承受高电压、大电流冲击，电流可双向流动，具有双向监测特性，即无论电流从线路的左侧还是右侧输入时，均能监测并控制。因此，该电路能够实现电流双向监测控制，具体响应速度快、使用寿命长的特点。
本文档来自技高网...【技术保护点】
1.一种JFET与MOSFET兼容的半导体器件结构，其特征在于由以下两个部分组成：
2.根据权利要求1所述的一种JFET与MOSFET兼容的半导体器件结构，其特征在于：
3.根据权利要求1所述的一种JFET与MOSFET兼容的半导体器件结构，其特征在于：源漏区接触区（19）设置在源漏区（15）中。
【技术特征摘要】
1.一种jfet与mosfet兼容的半导体器件结构，其特征在于由以下两个部分组成：
2.根据权利要求1所述的一种jfet与mosfet兼容的半导体器件...
【专利技术属性】
技术研发人员：朱小燕，丁继洪，赵建强，于洪洲，刘垚，温煌秀，
申请(专利权)人：华东光电集成器件研究所，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。