【技术实现步骤摘要】
本专利技术属于新型存内计算技术和集成电路架构设计领域，具体涉及一种基于2r阻变存储器阵列的高能效存内计算电路架构设计。
技术介绍
1、随着第三次工业革命步入高潮，信息化与智能化已经成为世界发展的趋势。以人工神经网络为代表的人工智能在数据分析方面展现出了惊人的潜力，并在各行各业迎来爆发式的增长。信息化与智能化的发展带来以数据为中心的高计算需求，使得边端和云端的计算平台针对计算效率、成本及功耗的升级势在必行。但当前主流的处理器仍使用传统的冯诺依曼架构，其中计算单元和存储单元使用物理分离的设计，使得数据不得不在计算单元和存储单元之间来回搬运，从而浪费大量时间和功耗。为了解决“冯诺依曼瓶颈”问题，人们对顶层架构做颠覆式设计，在功能和物理上合并计算和存储单元，由此提出的存内计算的解决方案。存内计算利用不同存储介质的物理特性，实现在数据存储的位置进行数据处理，因此可以避免频繁的数据通信，从而减少相应的延时和能耗，相较于传统的处理器在能效方面最多可提升4个数量级。
2、近年来，基于新机理且具备高存储密度、低功耗优势的非易失性存储器在新兴存内计算领域被广泛研究。其中，阻变存储器因其简单的两端器件结构、低功耗、高编程速度和多值乃至缓变的能力，成为存内计算器件的理想候选者之一。通过十字交叉阵列结构，基于阻变存储器的模拟存内计算电路能够高效并行地加速人工神经网络中常见的矩阵-向量乘法(mvm)计算。在核心阵列的输入-输出方式中，较多的工作采用电压输入-电流输出方案，往往需要引入静态功耗高、响应速度慢、面积大的运放结构实现计算，导致较大的功
技术实现思路
1、为进一步解决存内计算加速器电压输入-电压输出方案存在的问题，本专利技术首次基于差分权重2r阻变存储器阵列结构进行优化，通过将权重存储在同列的两个2r阻变存储器单元构成的差分对中，使得阵列能在同列中差分实现乘加计算，避免了减法运算单元等的使用。
2、为实现上述目的，专利技术采用的具体技术方案如下：
3、一种高能效存内计算电路，其特征在于，包括2r阻变存储器存算阵列、行译码器与驱动电路、单斜型模数转换器以及移位加法器电路，输入信号经行译码与驱动电路进入所述2r阻变存储器阵列；所述2r阻变存储器阵列由2r阻变存储器单元在行列上重复排列构成，处于同一列的相邻两个2r阻变存储器单元构成一个差分对存储权重，权重值由两个器件电导的差值决定，在被选通的字线施加选通电压,在被选通的2r阻变存储器单元的位线上形成稳定的模拟电位，该电位与输入向量和存储权重值的乘累加值呈线性关系，所述2r阻变存储器阵列的输出信号经过单斜型模数转换器以及移位加法器电路，最终转换为数字信号输出，其中权重值计算公式(1)：
4、
5、其中wi为向第i对阻变存储器中写入的权重值，gi+和gi-分别表示存储权重正分量和负分量的阻变存储器的电导，α为权重值和电导差之间的映射系数，同时，根据公式(2)实现基于输入信号生成wl端的输入电压vini：
6、vini＝β×xi (2)
7、其中xi表示第i对阻变存储器表示的权重对应的输入；β为从输入到电压的映射系数。
8、进一步，所述2r阻变存储器件单元由上侧阻变存储器件、下侧阻变存储器件、上侧字线(wl)、下侧字线和位线(bl)构成，其中上侧字线与上侧阻变存储器件顶电极相连，下侧字线与下侧阻变存储器件顶电极相连，所有阻变存储器件底电极与位线连接用于输出。
9、所述阻变存储器优选采用金属氧化物阻变材料，如氧化铪，氧化钽，氧化钛等材料，可以为单层或多层阻变层结构，厚度在1nm～10nm之间。
10、在2r阻变存储器阵列中，进一步在每一条bl内增加成对的冗余器件gr+1和gr-1，并保证gr+1和gr-1的电导相同而输入电压随vref对称，即分别为vref+vrin和vref-vrin，使得增加的冗余器件只会改变bl电导和，从而改变vout和矩阵-向量乘法(mvm)方程直线的斜率，调整不同bl之间mvm结果至vout放大系数的涨落，补偿mvm-vout增益误差；
11、在2r阻变存储器阵列中，进一步增加一电压型灵敏放大器(vsa)失调补偿器件，即在每一条bl内增加成对的冗余器件gr+2和gr-2，并保证gr+2和gr-2电导的和在不同bl之间一致，使得增加的冗余器件不会带来额外的bl电导和涨落，调整gr+2和gr-2电导的差值，可以调节该bl上电压的输出，最终使得每一列的vout落在特定的区间范围内，提高模数转换器中vsa的分辨率，解决vsa输入失调电压在不同bl之间涨落的问题。
12、本专利技术在单斜型模数转换器中，设计一种基于电阻分压原理的可重构数模转换器dac，与核心阵列更加兼容，特别的，通过调节参考电压生成列上的电导值，可以灵活改变参考电压的工作范围；宽度可调量程计数器配合3-8译码器以及可写入的量化阈值存储阵列，来生成3～6比特线性或8值非线性数字序列，采用3-6比特线性或8值非线性数字序列，以配合dac生成线性或非线性的参考斜坡信号。以及在电压型灵敏放大器失调补偿器件vsa输出端连接上升沿锁存器和量化结果存储阵列代替列专用计数器，结合列共享计数器和量化目标存储阵列，实现量化结果的并行存储。
13、本专利技术提出的基于2r阻变存储器阵列的存内计算电路具有以下优点：
14、本专利技术基于2r新型结构的阻变存储器阵列提出了全新的存内计算解决方案，在功能、结构方面具有显著优势。功能方面：除了阻变存储器本身的存储功能，在存内计算方面，差分权重的2r阵列结构使得矩阵-向量乘法运算能够在电压域完成，即电压输入-电压输出方案，避免了在阵列的bl上形成累加大电流,使得线电阻对计算结果的影响减弱，提高了输出精度；不需要引入电流运放，因此具备较低的输出电路复杂度；其输出电压在充分分压之后稳定输出，对外围电路设计的要求也更宽泛，可以采用较小尺寸的晶体管设计，极大程度降低外围电路带来的额外功率面积开销。在结构方面：提出引入冗余字线的误差补偿方案，以提高阵列输出端的信噪比，在避免输出电压摆幅大幅降低的前提下，能够补偿电阻分压权重网络所特有的由列电导和涨落导致的增益误差，以及vsa存在的输入失调电压问题；提出了可重构量化电路，基于电阻分压原理，利用独立rram列搭建可重构输出电压摆幅的dac，在传统线性计数器外增加小型阈值存储阵列实现非线性计数，结合脉冲定位电路和量化目标本文档来自技高网...
【技术保护点】
1.一种高能效存内计算电路，其特征在于，包括2R阻变存储器存算阵列、行译码器与驱动电路、单斜型模数转换器电路以及移位加法器电路，输入信号经行译码与驱动电路进入所述2R阻变存储器阵列，所述2R阻变存储器阵列的输出信号经过单斜型模数转换器电路以及移位加法器电路，最终转换为数字信号输出，其中，所述2R阻变存储器阵列由2R阻变存储器单元在行列上重复排列构成，处于同一列的相邻两个2R阻变存储器单元构成一个差分对存储权重，权重值计算公式(1)：
2.如权利要求1所述高能效存内计算电路，其特征在于，所述2R阻变存储器单元由上侧阻变存储器件、下侧阻变存储器件、上侧字线、下侧字线和位线构成，其中上侧字线与上侧阻变存储器件顶电极相连，下侧字线与下侧阻变存储器件顶电极相连，所有阻变存储器件底电极与位线连接用于输出。
3.如权利要求2所述高能效存内计算电路，其特征在于，所述上侧阻变存储器件和下侧阻变存储器件的金属氧化物阻变材料的厚度在1nm～10nm之间。
4.如权利要求3所述高能效存内计算电路，其特征在于，所述金属氧化物阻变材料为单层或多层氧化铪、氧化钽或氧化钛。<...
【技术特征摘要】
1.一种高能效存内计算电路，其特征在于，包括2r阻变存储器存算阵列、行译码器与驱动电路、单斜型模数转换器电路以及移位加法器电路，输入信号经行译码与驱动电路进入所述2r阻变存储器阵列，所述2r阻变存储器阵列的输出信号经过单斜型模数转换器电路以及移位加法器电路，最终转换为数字信号输出，其中，所述2r阻变存储器阵列由2r阻变存储器单元在行列上重复排列构成，处于同一列的相邻两个2r阻变存储器单元构成一个差分对存储权重，权重值计算公式(1)：
2.如权利要求1所述高能效存内计算电路，其特征在于，所述2r阻变存储器单元由上侧阻变存储器件、下侧阻变存储器件、上侧字线、下侧字线和位线构成，其中上侧字线与上侧阻变存储器件顶电极相连，下侧字线与下侧阻变存储器件顶电极相连，所有阻变存储器件底电极与位线连接用于输出。
3.如权利要求2所述高能效存内计算电路，其特征在于，所述上侧阻变存储器件和下侧阻变存储器件的金属氧化物阻变材料的厚度在1nm～10nm之间。
4.如权利要求3所述高能效存内计算电路，其特征在于，所述金属氧化物阻变材料为单层或多层氧化铪、氧化钽或氧化钛。
5.如权利要求1所述高能效存内计算电路，其特征在于，在所述2r阻变存储器阵列中增加一用于电导和配平器件，即在每一条bl内增加成对的冗余器件gr+1和g...
【专利技术属性】
技术研发人员：王宗巍，高一，蔡一茂，喻志臻，黄如，
申请(专利权)人：北方集成电路技术创新中心北京有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。