【技术实现步骤摘要】
本公开的示例实施例涉及半导体器件。更具体地，本公开的示例实施例涉及动态随机存取存储器(dram)装置。
技术介绍
1、在制造dram装置的方法中，为了将位线结构电连接到有源图案，形成暴露有源图案的上表面的开口，通过开口将杂质掺杂到有源图案的上部，并在开口中形成导电图案。
2、然而，随着dram装置集成度的增加，有源图案的面积减小，因此无法通过开口将足够量的杂质掺杂到有源图案的上部。
技术实现思路
1、示例实施例提供一种具有改善特性的半导体器件。
2、根据本专利技术构思的示例实施例，具有一种半导体器件。所述半导体器件可以包括：有源图案，所述有源图案沿基本上垂直于衬底的上表面的垂直方向从所述衬底的所述上表面突出；隔离图案，所述隔离图案覆盖所述有源图案的侧壁；外延层，所述外延层位于所述有源图案上并且包括掺杂有杂质的单晶硅；杂质区域，所述杂质区域在所述有源图案的位于所述外延层下方的部分中并且包括杂质；导电填充图案，所述导电填充图案位于所述外延层上；间隔物结构，所述间隔物结构位于所述导电填充图案的侧壁上；以及位线结构，所述位线结构位于所述导电填充图案上。
3、根据本专利技术构思的示例实施例，具有一种半导体器件。所述半导体器件可以包括：有源图案，所述有源图案位于衬底上；外延层，所述外延层位于所述有源图案上并且包括掺杂有杂质的单晶硅；杂质区域，所述杂质区域在所述有源图案的位于所述外延层下方的部分中并且包括杂质；以及位线结构，所述位线结构电连接到所述外延层。所述
4、根据本专利技术构思的示例实施例，具有一种半导体器件。所述半导体器件可以包括：有源图案，所述有源图案沿基本上垂直于衬底的上表面的垂直方向从所述衬底的所述上表面突出；隔离图案，所述隔离图案覆盖所述有源图案的侧壁；外延层，所述外延层位于所述有源图案上并且包括掺杂有杂质的单晶硅；杂质区域，所述杂质区域在所述有源图案的位于所述外延层下方的部分中并且包括杂质；导电填充图案，所述导电填充图案位于所述外延层上；下间隔物结构，所述下间隔物结构位于所述导电填充图案的侧壁上；位线结构，所述位线结构位于所述导电填充图案上；导电焊盘结构，所述导电焊盘结构位于所述有源图案的相对端部中的每个端部上，并且在基本上平行于所述衬底的所述上表面的水平方向上与所述导电填充图案的至少一部分交叠；接触插塞结构，所述接触插塞结构位于所述导电焊盘结构上；以及电容器，所述电容器位于所述接触插塞结构上。
5、在根据示例实施例的半导体器件中，杂质区域可以形成在与电连接到位线结构的导电填充图案接触的有源图案的中心部分下方以靠近衬底，因此可以减少或防止从衬底的上部到电连接到电容器的下接触插塞的漏电流，即，栅极感应结泄漏(gijl)。
6、此外，位线结构与有源图案之间的外延层和杂质区域可以包括掺杂有杂质的单晶硅，因此有源图案与位线结构之间的总接触电阻可以降低。
本文档来自技高网...【技术保护点】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，
3.根据权利要求2所述的半导体器件，其中，所述外延层具有堆垛层错。
4.根据权利要求1所述的半导体器件，其中，所述杂质区域中包括的杂质与所述外延层中包括的杂质基本上相同。
5.根据权利要求1所述的半导体器件，其中，所述杂质区域的下表面低于所述有源图案的下表面，或者与所述有源图案的下表面基本上共面。
6.根据权利要求1所述的半导体器件，其中，所述杂质区域与所述外延层之间的界面包括氯、溴或氟。
7.根据权利要求1所述的半导体器件，
8.根据权利要求7所述的半导体器件，所述半导体器件还包括：
9.根据权利要求8所述的半导体器件，
10.根据权利要求1所述的半导体器件，其中，所述外延层包括彼此接触的下部和上部，所述下部的宽度小于所述上部的宽度。
11.根据权利要求1所述的半导体器件，
12.根据权利要求1所述的半导体器件，其中，所述导电填充图案包括彼此接触的下部和上部，所述下部的宽度大于所述上
13.一种半导体器件，包括：
14.根据权利要求13所述的半导体器件，其中，所述外延层具有堆垛层错。
15.根据权利要求13所述的半导体器件，其中，所述杂质区域中包括的杂质与所述外延层中包括的杂质基本上相同。
16.根据权利要求13所述的半导体器件，其中，所述杂质区域的下表面低于所述有源图案的下表面，或者与所述有源图案的下表面基本上共面。
17.根据权利要求13所述的半导体器件，
18.一种半导体器件，包括：
19.根据权利要求18所述的半导体器件，其中，所述杂质区域的下表面低于所述有源图案的下表面，或者与所述有源图案的下表面基本上共面。
20.根据权利要求18所述的半导体器件，其中，所述杂质区域与所述外延层之间的界面包括氯、溴或氟。
...【技术特征摘要】
1.一种半导体器件，包括：
2.根据权利要求1所述的半导体器件，
3.根据权利要求2所述的半导体器件，其中，所述外延层具有堆垛层错。
4.根据权利要求1所述的半导体器件，其中，所述杂质区域中包括的杂质与所述外延层中包括的杂质基本上相同。
5.根据权利要求1所述的半导体器件，其中，所述杂质区域的下表面低于所述有源图案的下表面，或者与所述有源图案的下表面基本上共面。
6.根据权利要求1所述的半导体器件，其中，所述杂质区域与所述外延层之间的界面包括氯、溴或氟。
7.根据权利要求1所述的半导体器件，
8.根据权利要求7所述的半导体器件，所述半导体器件还包括：
9.根据权利要求8所述的半导体器件，
10.根据权利要求1所述的半导体器件，其中，所述外延层包括彼此接触的下部和上部，所述下部的宽度小于所述上部的宽度。
11.根据权利要求1所述的半导体器件，<...
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。